TMS320C54X系列Cpu和外设..doc

TMS320C54x DSP CPU与外设  第一章 综 述 1 总线结构 C54x包括8条16比特宽度的总线，其中： 一条程序总线（PB） 三条数据总线（CB、DB、EB） 四条地址总线（PAB、CAB、DAB、EAB） CPU C54x的CPU结构包括： 40比特的ALU，其输入来自16比特立即数、16比特来自数据存储器的数据、暂时存储器、T中的16比特数、数据存储器中两个16比特字、数据存储器中32比特字、累加器中40比特字。 2个40比特的累加器，分为三个部分，保护位（39－32比特）、高位字（31－16比特）、低位字（15－0比特）。 桶型移位器，可产生0到31比特的左移或0到16比特的右移。 17×17比特的乘法器 40比特的加法器 比较选择和存储单元CSSU 数据地址产生器DAGEN 程序地址产生器PAGEN 设 C54x包括： 通用I/O引脚，XF和 定时器 PLL时钟产生器 HPI口，8比特或16比特 同步串口 带缓存串口，BSP 多路带缓存串口，McBSP 时分复用串口，TDM 可编程等待状态产生器 可编程bank－switching模块 外部总线接口 IEEE1149.1标准JTAG口 第二章 存储器 一般而言，C54x的存储空间可达192K16比特字，64K程序空间，64K数据空间，64KI/O空间。 依赖其并行的工艺特性和片上RAM双向访问的性能，在一个机器周期内，C54x可以执行4条并行并行存储器操作：取指令，两操作数读，一操作数写。 使用片内存储器有三个优点：高速执行（不需要等待），低开销，低功耗。 1 存储空间分配图（以C549为例） 复位后，中断矢量表位于程序区FF80H位置，可重新定位于程序空间任何一个128字的页面（其地址高9比特即页号由PMST中IPTR确定）。 2 程序存储区 C54x有片内ROM、DARAM、SARAM，这些区域可以通过软件配置到程序空间。当地址落在这些区域内，自动对这些区域进行访问；当地址落在这些区域以外，自动产生对外部存储器的访问。 2.1 片内ROM 片内ROM（4K，16K，24K，28K或48K字）可能包括的内容有： 引导程序，可以从串口、外部存储器、I/O口或HPI口引导 256字的μ率扩展表 256字的A率扩展表 256字的正弦表 中断矢量表 2.2 扩展程序存储器 ‘548、’549、’5410、’5420采用分页扩展的方式使可寻址程序空间达到8192K字。这一功能的实现有赖于： 23条地址线 扩展程序计数器XPC 6条访问外部程序空间的指令 当程序空间可以使用片内RAM时，程序空间的每一页分为以下两部分：最大32K字的通用块和32K字的专有块。通用块为所有页共享。 XPC寄存器指示选定页，复位后，初始化为0。影响XPC的6条指令是： FB[D]－长跳转指令 FBACC[D]－长跳转指令，跳转地址由A或B中内容确定 FCALA[D]－长调用指令，子程序地址由A或B中内容确定 FCALL[D]－长调用指令 FRET[D]－长返回指令 FRETE[D]－长中断返回指令 其它的指令不修改XPC寄存器，而在当前页中做内部访问。 内存映象寄存器（以‘549为例） 0 IMR 中断屏蔽寄存器 1 IFR 中断标志寄存器 2-5 - 测试保留 6 ST0 状态寄存器0 7 ST1 状态寄存器1 8 AL 累加器A低字（15－0比特） 9 AH 累加器A高字（31－16比特） A AG 累加器A保护位（39－32比特） B BL 累加器B低字（15－0比特） C BH 累加器B高字（31－16比特） D BG 累加器B保护位（39－32比特） E T 乘法寄存器 F TRN 传送寄存器 10-17 AR0-AR7 辅助寄存器ARn n＝0～7 18 SP 堆栈指针 19 BK 循环缓存区大小寄存器 1A BRC 块重复计数器 1B RSA 块重复开始地址 1C REA 块重复结束地址 1D PMST 状态寄存器 1E XPC PC扩展寄存器 1E－1F － 保留 20 BDRR0 带缓存串口0数据接收寄存器 21 BDXR0 带缓存串口0数据发送寄存器 22 BSPC0 带缓存串口0控制寄存器 23 BSPCE0 带缓存串口0控制扩展寄存器 24 TIM 定时器计数器 25 PRD 定时器周期寄存器 26 TCR 定时器控制寄存器 27 － 保留 28 SWWSR 等待状态产生寄存器 29 BSCR Bank-switching控制寄存器 2A － 保留 2B XSWR 扩展等待状态寄存器 2C HPIC 主机接口控制寄存器 2