TMS320LF2407A等待状态寄存器和看门狗..docVIP

3.6 等待状态发生器 如果采用慢速的RAM、外设芯片，须考虑与C240X芯片的速度匹配问题，需使用READY信号、片外延迟电路或内部等待状态产生器来添加等待状态。 3.6.1 用READY信号产生等待状态 外设通过使READY信号变为高电平，表示已准备好。若外设未准备好，则需保持READY为低。READY为低，LF240X等待一个CLKOUT周期。再次检查READY，若READY信号没有被使用，LF240X将在外部访问时把READY拉高。READY脚可用来产生任意数目的等待状态。 3.6.2 用等待状态发生器产生等待状态 为控制等待状态发生器，必须写映射IO空间的FFFFh等待状态控制寄存器。 格式如下： 位15～11：保留 位10～9： BVIS，总线可见模式，提供了跟踪内部总线活动的方式。 00－总线可见模式关（降低功耗和噪声） 01－总线可见模式开； 10－数据到地址总线输出到外部地址总线；数据到数据总线输出到外部数据总线； 11－程序到地址总线输出到外部地址总线；数据到数据总线输出到外部数据总线。 位8～6：决定了等待状态（0～7）的数目。用于读片外I/O空间。复位为111，为片外I/O空间的读写设定7个等待状态。 位5～3：决定了等待状态（0～7）的数目。用于读片外数据空间。复位为111，为片外数据空间的读写设定7个等待状态。 位2～0：决定程序空间等待状态（0～7）的数目。复位为111，设定程序空间7个等待状态。 第4章时钟和低功耗模式 片内集成有PLL(锁相环)电路。外接的基准晶体+PLL(锁相环)电路共同组成系统时钟电路。 有关引脚： XTAL1/CLKIN：外接的基准晶体到片内振荡器输入引脚；如使用外部振荡器，外部振荡器的输出必须接该脚。 XTAL2：片内PLL振荡器输出引脚； CLKOUT/IOPE0：该脚可作为时钟输出或通用IO脚；可用来输出CPU时钟或看门狗定时器时钟；由系统控制状态寄存器（SCSR1)中的位14决定。当不作时钟输出时，就可作通用I/O。复位时，本脚配置为CLKOUT。 4.1 锁相环（PLL） PLL支持从0.5～4倍输入时钟频率的乘法因子。PLL还可控制低功耗操作。PLL的倍率由系统控制状态寄存器（SCSR1)的位11～9来决定。如下表所示。 复位时，倍率默认为0.5 。 1.锁相环的时钟模块电路 时钟模块电路如图所示。 两种时钟方式： （1）内部时钟：只需外接晶体振荡器 （2）外部时钟：把外部时钟接至XTAL1/CLKIN脚 2. 外部滤波器电路回路 用来抑制信号的抖动和电磁干扰。电路中存在大量噪声，通过实验来确定滤波器回路元件。 3. 片内时钟 4. 外部振荡器时钟 5. PLL旁路方式 可对片内PLL实现旁路，通过复位时拉低TRST、TMS和TMS引脚来实现。 此时改变系统时钟的唯一方法是改变输入频率，系统的时钟与外输入时钟相同。此时，不需滤波器元件。 使用片内时钟： CLKIN的时钟频率4～20MHz 使用片外时钟： CLKIN的时钟频率4～30MHz（对2407A为40MHz） 4.2 看门狗定时器时钟 当时钟CPUCLK=40MHz, WDCLK来自于：WDCLK＝CLKOUT/512=78125Hz WDCLK是由看门狗定时器的外围器件生成的。 4.3 低功耗模式 有一IDLE（睡眠）指令，可关闭CPU时钟，节约能耗。当收到一个中断请求或者复位时，CPU会退出睡眠状态。 4.3.1 时钟域 有两个时钟域： （1）CPU时钟域:包含大部分CPU逻辑的时钟； （2）系统时钟域：包含外设时钟（来自CLKOUT分频）和用于CPU中断逻辑的时钟。 IDLE1模式：当CPU进入睡眠状态，CPU时钟域停止，系统时钟域继续运行。 IDLE2模式：当CPU进入睡眠状态，CPU时钟域和系统时钟域均停止，进一步降低功耗。 HALT模式：振荡器（即输入到PLL的时钟）和WDCLK被关闭。 当执行IDLE指令时，系统控制状态寄存器（SCSR1)的13、12位指明进入哪一种低功耗模式。 0 0 CPU进入IDLE1模式 0 1 CPU进入IDLE2模式 1 x CPU进入HALT模式 4.3.2 退出低功耗模式 1.复位 复位信号可使器件退出IDLE模式。 2.外部中断 外部中断xINTx可使器件退出低功耗模式，但不能退出HALT模式。 3.唤醒中断 有些外设具有启动器件时钟的能力，然后产生一个中断去响应一定的外部事件。 4.3.3 片内闪存断电 进入HALT模式之前，片内闪存可以被断电，会使电流消耗到最低。 第11章看门狗（WD)定时器 看门狗（WD)定时器外设监视软件和硬件的运行，在CPU混乱时（如软件进入死循环或跑飞）完成系统的复位，从而提高CPU的可靠性。 11.1