- 1、本文档共10页,可阅读全部内容。
- 2、有哪些信誉好的足球投注网站(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
- 3、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载。
- 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
查看更多
VHDL一章讲稿1.
第三部分 VHDL硬件描述语言
参考书:《VHDL实用教程》 潘松 王国栋 编著 电子科技大学出版社
VHDL 入门
§1.1 关于VHDL
VHDL—— Very - High- Speed Integrated Circuit Hardware Description Language
VHDL发展:1982年诞生。
1987年被IEEE(The Institute of Electrical and Electronics Engineers)和美国国防部确认为标准硬件描述语言。同年,IEEE规定了VHDL标准版本(IEEE-1076_1987)。(87版本)
1993年,IEEE对VHDL进行了修正,从更高的抽象层次和系统描述能力上扩张了VHDL内容,公布了新版本的VHDL,即IEEE- 1076-1993版本。(93版本)
有关专家认为,VHDL与Verilog语言将承担几乎全部的数字系统设计任务。
VHDL 特点:
1)与其它硬件描述语言相比,VHDL具有更强的行为描述能力,从而使了它成为系统设计领域最佳的硬件描述语言之一。
2)VHDL丰富的仿真语句和库函数,使得在任何大系统的设计初期(即尚未完成),就可查验系统的功能可行性,随时对设计进行仿真模拟。
3)VHDL语句的行为描述能力和程序结构决定了它具有支持大规模设计的分解和已有设计的再利用功能。VHDL中设计实体、程序包以及设计库的概念为设计的分解和并行工作提供了有力的支持。
4)利用EDA工具可对VHDL完成的设计进行逻辑综合和优化,可自动针对不同的实现芯片,把VHDL的设计转变成门级网表(编程数据)。同时,设计者可从综合和优化的结果中获取信息,回头更新修改VHDL设计描述,使之更为完善。
5)VHDL对设计的描述具有相对的独立性。设计者可以不精通硬件的结构,也不必关心实现的目标器件是什么,而进行独立设计。
6)VHDL具有类属描述语句和子程序调用功能,对于已完成的设计,在不改变源程序的条件下,只需改变类属参量或函数,就能轻易地改变设计的规模和结构。
§1.2 用VHDL设计多路选择器和锁存器
2选1选择器设计
图1.1是一个2选1选择器框图,a,b为输入端,s为控制端,y为输出端,其逻辑功能为:
图1.1 2选1选择器框图
a ; 当s=0时
y =
b ; 当s=1时
用VHDL对此进行设计, 完整的程序如下:
[例1-1]
LIBRARY IEEE; -- 库说明部分
USE IEEE.STD_LOGIC_1164.ALL;
ENTITY mux21 IS -- 实体说明部分
PORT(a,b : IN STD_LOGIC;
s : IN STD_LOGIC;
y : OUT STD_LOGIC );
END ENTITY mux21 ;
ARCHITECTURE one OF mux21 IS -- 结构体部分
BEGIN
y= a WHEN s=0 ELSE
b WHEN s=1 ;
END ARCHITECTURE one ;
说明:
VHDL源程序必须遵循一定的程序结构和语言要素的规定(分别在第二、三章中介绍)。
本例包括三个组成部分, 库说明部分、实体说明部分和结构体部分。
(2)库(LIBRARY)说明部分:包含了描述器件的输入、输出端口数据类型中将要用到的IEEE标准库中STD_LOGIC_1164程序包;
实体(ENTITY)说明部分:
实体是用来描述器件与外部电路接口关系的一个完整的、独立的语言模块。
实体在电路中的意义是一个器件,在原理图上相当于元件符号。
实体名(mux21)规定了所设计器件的名称。
实体中用PORT语句定义了器件接口信息,a、b、s是输入引脚,y是输出引脚;同时定义了这四个信号的数据类型是符合IEEE标准的STD_LOGIC_1164程序包中的位数据类型。
结构体(ARCHITECTURE)部分:
结构体用来描述实体内部的逻辑功能,在电路上相当于器件的内部电路结构。
本例中表达的逻辑功能是:
当控制引脚s上的信号为“0”时,把输入引脚a上的信号赋值给输出引脚y;
当控制引脚s上的信号为“1”时,把输入引脚b上的信号赋值给输出引脚y;
y=a ; 表示把a 获得的信号赋值给(传入)y 。
(5)VHDL有两个版本——IEEE STD 1076_1987(VHDL87版本)和IEEE STD 1076_1993(VHDL93版本),后者对原版本作了修正和补充。
本例中语句END E
您可能关注的文档
最近下载
- 二手车销售业务员培训ppt课件.pptx
- 胰岛素皮下注射中华护理学会团体标准.pptx
- hexaco-100人格量表中文版的初步修订及其在大学生中的适用性研究 .pdf
- HCIA-openEulerV1.0模拟考试题及答案.doc
- 工商申请生态农场流程.docx VIP
- 河南省郑州市高新区2024-2025学年三年级上学期期末英语试题(无答案).pdf VIP
- 人教PEP英语五年级下册全册教案教学设计及教学反思.doc
- 社会学论文:上海市“15 分钟体育生活圈”建设现状与策略思考——以静安区为例.docx
- 历年(2019-2024)全国高考数学真题分类(圆锥曲线)汇编(附答案).pdf
- 《一起长大的玩具》(课件)二年级下册语文部编版.pptx
文档评论(0)