VMMforSystemVerilog中文版(前四章)..doc

前 言 文章主要介绍《VMM for SystemVerilog》一书描述的如何利用SystemVerilog语言，采用验证方法学以及验证库开发出先进验证环境。文章分为四部分，第一部分概述了用SystemVerilog语言验证复杂SoC的基本方法。第二部分主要介绍使用先进验证技术进行RTL验证并定义一个能在项目之间进行验证单元重用的分层验证平台结构。第三部分将涉及到系统级验证，包括SystemVerilog 与SystemC交互等方面。当与一个合适方法相结合，SystemVerilog提供了建立一个完整RTL以及系统级（ESL）验证环境需要的所有结构及特性。同时完全支持与System C或与一个以C为基础的软件测试环境交互。第四部分讨论验证所采用的验证策略，VMM方法学，以及利用《VMM for SystemVerilog》中定义的标准库来支持方法学。这些库涉及到文章中讨论的基本方法，XVC，XVC管理器，软件验证等方面。 采用《VMM for SystemVerilog》书中提供的方法学是应对目前复杂芯片而带来验证挑战的有用方法。此书基于业界多年领先的Synopsys公司以及ARM公司专家，及其客户提供经验编写而成，因而对开发团队有益。采用此方法学将提高验证效率，为一次投片成功提供更大可能。此文章全面介绍关于用SystemVerilog验证复杂SoC。更多书中信息可在中找到。事实上业界已经认可VMM验证方法，此书日文版已经发行，与VMM相关书籍也已诞生，除Synopsys之外的几个EDA厂家也提供相关练习，甚至在California Extension Santa Cruz大学开展了VMM课程。/提供了更多业界对VMM验证方法支持信息。 目 录 1 SystemVerilog验证方法学介绍 4 1.1 验证面临挑战 4 1.2 SystemVerilog验证技术 4 1.3 产生带约束随机仿真 4 1.4 覆盖率驱动验证 5 1.5 断言 7 1.6 小结 8 2 SystemVerilog验证方法学：RTL 8 2.1 分层测试平台结构 8 2.2 自顶向下和自底向上 9 2.3 结果检查 10 2.4 覆盖率驱动验证执行 10 2.5 使用形式分析 11 2.6 产生可重用验证IP 11 2.7 小结 12 3 SystemVerilog验证方法学：ESL 12 3.1 系统级验证介绍 12 3.2 可扩展的验证单元 13 3.3 XVC管理器(XVC manager) 13 3.4 系统级验证环境 14 3.5 事务级模型（Transaction-level models） 16 3.6 小结 17 4 SystemVerilog验证方法学：采用VMM 17 4.1 采用验证方法学 17 4.2 VMM提供四类库 18 4.2.1 VMM标准库 18 4.2.2 VMM Checker库 19 4.2.3 XVC标准库 20 4.2.4 软件测试架构 21 4.3 小结 21 结束语： 21 Figure 1 自动测试相对于直接测试有更高效率 5 Figure 2 自动及人工验证技术运用在验证不同阶段 6 Figure 3 断言是验证重要组成部分 8 Figure 4 多层测试平台方便验证重用 9 Figure 5 高层次测试平台单元更早验证事务级模型 10 Figure 6 具有通用接口协议验证IP重用到新项目 12 Figure 7 XVC结构分为两层：发生器和驱动器 13 Figure 8 XVC 管理器控制并使测试平台中其他XVC协调工作 14 Figure 9 系统确认环境必须高效度量系统执行 16 Figure 10 vmm_env类定义一系列virtual methods用于执行测试用例 18 Figure 11 VMM检查库扩展了OVL断言内容 20 Figure 12 用XVC标准库和VMM标准库中类建立XVC 20 1 SystemVerilog验证方法学介绍 芯片验证中虽然传统验证方法尽力保持技术更新步伐以适应设计尺寸以及复杂度的增加，但验证依然是当前SoC以及可重用IP模块设计中面临的最大挑战。解决这个问题的方法是采用有丰富语义支持的标准语言，以及可重用，覆盖率为驱动的验证方法学。 这是文章中的第一部分：介绍由Sys