- 1、本文档共17页,可阅读全部内容。
- 2、有哪些信誉好的足球投注网站(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
- 3、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载。
- 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
查看更多
东北大学秦皇岛分校_组成原理课设.
东北大学秦皇岛分校
计算机组成原理课程设计
专业名称 计算机科学与技术 班级学号 学生姓名 指导教师 设计时间 .1.5-.1.8
东北大学秦皇岛分校课程设计任务书
专业:: 学生姓名:
设计题目:
设计实验条件
综合楼试验室808
二、设计任务及要求
;
;
;
;
6. 74LS138译码器。
三、设计报告的内容
设计题目与设计任务 题目:指令系统及数据总线设计
1、16位模型机设计-指令系统及计数器设计
表1.指令系统设计
指令编号 指令助记符 机器码1 机器码2 指令功能 10 ADDC A, @R? 001001 将间址存储器的值加入累加器A中,带进位 27 OR A, MM 011010 MM 累加器A“或”存储器MM地址的值 35 MOV MM, A 100010 MM 将A中的值送入存储器MM地址中 37 READ MM 100100 MM 从外部地址MM中读入数据,存入寄存器A中 2、模型机硬件设计: 数据总线DBUS
3、逻辑电路设计: 74LS138译码器
2.前言
1.融会贯通计算机组成原理课程的内容,通过知识的综合运用,加深对计算机系统各个模块的工作原理及相互联系的认识;
2.学习运用VHDL进行FPGA/CPLD设计的基本步骤和方法,熟悉EDA的设计、模拟调试工具的使用,体会FPGA/CPLD技术相对于传统开发技术的优点;
3.培养科学研究的独立工作能力,取得工程设计与组装调试的实践经验。
3.设计主体
ADDC A, @R?
格式:操作码和地址码
操作码:ADDC
地址码:A, @R?
功能:将间址存储器的值加入累加器A中,带进位
寻址方式:直接寻址
第27号指令: 助记符:OR A, MM
格式:操作码和地址码
操作码:OR
地址码:A,MM
功能:累加器A“或”存储器MM地址的值
寻址方式:直接寻址
第35号指令: 助记符:MOV MM, A
格式:操作码和地址码
操作码:MOV
地址码:MM,A
功能:将A中的值送入存储器MM地址中
寻址方式:直接寻址
第37号指令: 助记符:READ MM
格式:操作码和地址码
操作码:READ
地址码:MM
功能:从外部地址MM读入数据,存入累加器A中
寻址方式:直接寻址
【系统设计】
1. 模型机逻辑框图
图1 整机逻辑框图
图2 芯片引脚逻辑框图
图3 CPU逻辑框图
【设计指令系统】
指令系统设计
表2
第10条指令:ADDC A,@R?
指令类型:算术运算符
寻址方式:寄存器直接寻址 第27条指令:OR A, MM
指令类型:逻辑运算指令
寻址方式:存储器直接寻址 第35条指令:MOV MM, A
指令类型:数据传送指令
寻址方式:存储器直接寻址 第42条指令:READ MM
指令类型:读指令
寻址方式:存储器直接寻址 2、微操作控制信号
1、XRD : 外部设备读信号,当给出了外设的地址后,输出此信号,从指定外设读数据。
2、EMWR: 程序存储器EM写信号。
3、EMRD: 程序存储器EM读信号。
4、PCOE: 将程序计数器PC的值送到地址总线ABUS上(MAR)。
5、EMEN: 将程序存储器EM与数据总线DBUS接通,由EMWR和EMRD 决定是将DBUS数据写到EM中,还是从EM读出数据送到DBUS。
6、IREN: 将程序存储器EM读出的数据打入指令寄存器IR。
7、EINT: 中断返回时清除中断响应和中断请求标志,便于下次中断。
8、ELP: PC打入允许,与指令寄存器IR3、IR2位结合,控制程序跳转。
9、FSTC:进位置1,CY=1
10、 FCLC:进位置0,CY=0
11、MAREN:将地址总线ABUS上的地址打入地址寄存器MAR。
12、MAR
文档评论(0)