微机原理与应用第一次实验报告..docx

微机原理与应用 实验一、实验二 实验报告电92 雷云泽 2009010941实验一 简单计算机系统基本模块设计1一、实验目的 1.掌握简单计算机系统的指令系统 2.掌握简单计算机基本模块的设计方法3.巩固EDA电路仿真和调试的方法二、实验任务 包括练习指令编码设计寄存器组模块、设计RAM模块、设计I/O端口及其映射模块、设计和检测ROM模块练习指令编码阅读项目任务书的简单计算机指令系统，理解其中的7条R型指令AND、OR、ADD、SUB、ADDC、SUBC、SLT，和2条I型指令的LW、SW。写出表1-1指令的编码和功能说明。表1-1 指令编码练习助记符指令二进制机器码指令十六进制机器码指令功能说明ADD R1，R3，R200101011010000002B40R1=R3+R2SUBC R0，R1，R301010111000000005700R0=R1-R3-(1-C)OR R2，R1，R300010111100000001780R2=R1 or R3AND R3，R1，R2000001101100000006C0R3=R1 and R2LW R3，R1，01011011100000000B700R3=MEM[R1+0]SW R2，R3，31100111000000011CE03MEM[R3+2]=R22.设计寄存器组模块（1）任务要求在R类型指令中有3个操作数，其中2个操作数来自寄存器组，作为算术逻辑模块ALU的输入，另1个操作数是ALU 的输出，需写回寄存器组中。所以，寄存器组模块需要1个写通道、2个读通道。在寄存器组读操作时，需给出要读寄存器的寄存器号，寄存器组将该寄存器号对应的内容从输出端口输出；在寄存器组写操作中，需给出要写入寄存器的寄存器号和要写入的数据，寄存器组模块将在控制信号的作用下把数据写到指定的寄存器中。 寄存器组模块的封装图见1-1，包含2个异步读通道、1个同步写通道，内部包含4个8位寄存器（分别称为R0、R1、R2、R3，对应的二进制编号分别为00、01、10、11），1个2-4译码器和2个8位4选1多路选择器，其中每个寄存器都是带时钟使能和异步复位端口的8位D触发器。可利用QuartusII的MegaWizard下LMP_FF、LMP_DECODE、LPM_MUX进行设计。 寄存器组模块信号说明： 输入信号： N1[1..0]：读通道1的寄存器号 N2[1..0]：读通道2的寄存器号 ND[1..0]：写通道的寄存器号 DI[7..0]：写通道的输入数据 CLK：时钟脉冲信号，上升沿有效 REG_WE：写允许，为1时，在CLK上升沿，将数据DI写入ND指定的寄存器； 为“0”时，禁止对寄存器阵列进行写操作。 RST： 异步复位信号，清空所有寄存器的内容 输出信号： Q1[7..0]：输出N1[1..0]指定寄存器的内容 Q2[7..0]：输出N2[1..0]指定寄存器的内容（2）任务实现首先使用MegaWizard创建LPM_FF型8位D触发器，并加上使能端和异步清零端，如图所示创建了基本八位寄存器后，再用这些模块和译码器、多路开关等模块组装成完整的寄存器组模块，拥有任务要求的功能，原理图如下：四个寄存器的输出端分别接在两个八位四选一数据选择器上，两个异步读取端分别接在两个数据选择器的选通端。这样，根据N1和N2给出的读取地址，就会在输出端得到相应寄存器的内容，而且是异步的，不需要时钟信号触发。而ND则接在一个2-4译码器上，译码器的四个输出端分别接在四个寄存器模块的使能端，并且跟写允许信号相与，这样当写允许信号为1时，根据ND端的地址，可以确定要往哪个寄存器写入数据。数据输入端DI跟四个寄存器的数据输入端都相连即可。（3）仿真波形如图，仿真验证寄存器组模块的功能，先后给数据输入端送10010101两个八位二进制数，并指定写入地址分别为01和10，再加上写允许信号，注意输入数据和写入地址均应早于写允许信号来到，并晚于写允许信号消失。两个读取地址端分别设为01和10.由仿真结果可见，在写允许信号来到后，经过一个时钟上升沿，数据就被写入寄存器，同时输出端马上得到刚写入的数据，与上升沿的来到是同步的，这就说明数据的读取不需要时钟信号的参与，是异步的，而写入则是同步的，需要时钟信号上升沿。3.设计RAM数据存储系统模块（1）任务要求RAM数据存储系统容量为256×8，即有256个存储单元，编号顺序为0x00~0xFF, 每个单元可存放8位二进制信息。RAM主要用来存放用户程序运行时的中间结果。 RAM模块封装结构图见图1-2。 可利用QuartusII的Tools/MegaWizard Plug-in Manager/create a new custom megafunctio