微机原理作业..doc

4.4 存储器芯片的扩展及其与系统总线的连接 【 教学目的 】 ： 按实际应用的需要，由不同规格、类型的存储器芯片，通过系统总线的连接，构成存储器系统。 【 教学重点 】 ：设计方法和思路 【 教学难点 】 ： 位扩展和字扩展 【 教学手段 】 ： 现场教学与提问 【 学时分配 】 ： 2 【 自学内容 】 ： 【 课外作业 】 ： 【 教学内容 】 ： 4.4 存储器芯片的扩展及其与系统总线的连接 微机系统的规模、应用场合不同，对存储器系统的容量、类型的要求也必 不相同，一般情况下，需要用不同类型，不同规格的存储器芯片，通过适当的 硬件连接，来构成所需要的存储器系统，这就是本节所需要讨论的内容。 ? 一、 存储器芯片与 CPU 的连接 1 ．引言 在微型系统中， CPU 对存储器进行读写操作，首先要由地址总线给出地 址信号，选择要进行读 / 写操作的存储单元，然后通过控制总线发出相应的读 / 写 控制信号，最后才能在数据总线上进行数据交换。所以，存储器芯片与 CPU 之间的连接，实质上就是其与系统总线的连接，包括： ? 地址线的连接； ? 　数据线的连接； ? 控制线的连接； 在连接中要考虑的问题有以下几个方面： 2 ． CPU 总线的负载能力 在设计 CPU 芯片时，一般考虑其输出线的直流负载能力，为带一个 TTL 负载。现在的存储器一般都为 MOS 电路，直流负载很小，主要的负载是电容 负载，故在小型系统中， CPU 是可以直接与存储器相连的，而较大的系统中， 若 CPU 的负载能力不能满足要求，可以（就要考虑 CPU 能否带得动，需要时 就要加上缓冲器，）由缓冲器的输出再带负载。 3 ． CPU 的时序和存储器的存取速度之间的配合问题 CPU 在取指和存储器读或写操作时，是有固定时序的，用户要根据这些来确定对存储器存取速度的要求，或在存储器已经确定的情况下，考虑是否需要 T w 周期，以及如何实现。 4 ．存储器的地址分配和片选问题 内存通常分为 RAM 和 ROM 两大部分，而 RAM 又分为系统区 ( 即机器的监控程序或操作系统占用的区域 ) 和用户区，用户区又要分成数据区和程序区， ROM 的分配也类似，所以内存的地址分配是一个重要的问题。另外，目前生产的存储器芯片，单片的容量仍然是有限的，通常总是要由许多片才能组成一个存储器，这里就有一个如何产生片选信号的问题。 5 ．控制信号的连接 CPU 在与存储器交换信息时，通常有以下几个控制信号 ( 对 8088/8086 来说 ) ： /M （ IO/ ）， , 以及 WAIT 信号。这些信号如何与存储器要求的控制信号相连，以实现所需的控制功能。 ? 二、 存储器芯片的扩展 存储器芯片扩展的方法有以下两种： 1 ． 存储器芯片的位扩充 适用场合： 存储器芯片的容量满足存储器系统的要求，但其字长小于存储器系统 的要求。 例 1 用 1K × 4 的 2114 芯片构成 lK × 8 的存储器系统。 分析： 由于每个芯片的容量为 1K ，故满足存储器系统的容量要求。但由于每个芯片只能提供 4 位数据，故需用 2 片这样的芯片，它们分别提供 4 位数据至系统的数据总线，以满足存储器系统的字长要求。 设计要点 ： ?? 将每个芯片的 10 位地址线按引脚名称一一并联，按次序逐根接至系统地址总线的低 10 位。 ?? 数据线则按芯片编号连接， 1 号芯片的 4 位数据线依次接至系统数据总线的 D 0 -D 3 ， 2 号芯片的 4 位数据线依次接至系统数据总线的 D 4 -D 7 。 ?? 两个芯片的 端并在一起后接至系统控制总线的存储器写信号（如 CPU 为 8086/8088 ，也可由 和 ／ M 或 IO/ 的组合来承担）。 ?? 引脚也分别并联后接至地址译码器的输出，而地址译码器的输入则由系统地址总线的高位来承担。 具体连线见图 4-16 。 当存储器工作时，系统根据高位地址的译码同时选中两个芯片，而地址码的低位也同时到达每一个芯片，从而选中它们的同一个单元。在读 / 写信号的作用下，两个芯片的数据同时读出，送上系统数据总线，产生一个字节的输出，或者同时将来自数据总线上的字节数据写入存储器。 ? 图 4-16 用 2114 组成 1K × 8 的存储器连线 根据硬件连线图，我们还可以进一步分析出该存储器的地址分配范围如下：（假设只考虑 16 位地址） 地 址 码 芯 片 的 地 址 范 围 A 15 ... A 12 A 11 A 10 A 9 ... A 0 × × 0 0 0 0 0 0 0 0 H ： ： ： ： × × 0 0 1 1 0 3 F