[课件3章.ppt

第 3 章 存储器及其组成设计  在现代计算机中,存储器处于全机中心地位 存储器 运算器控制器 输入 输出 1.? 存储器容量（Memory Capacity ） 存储器由若干“存储单元”组成，每一单元存放一个“字节”的信息，每个单元都有一个地址，字节地址。 多数计算机是按字节编址 容量用单元总数来表示 1K容量为1024个单元（字节地址） 1M=1024K=1024*1024单元 1G=1024M 1T=1024G 另一种表示方式：16K ×8bit 16K个字节，每个单元8位 至少需要14根地址线 8根数据线计算机系统存储器的主要性能指标 单元地址 地址线 00…00 00…01 . . . . . . . . XX…XX 存储单元 存储元 数据线 存储体 存储器基础知识 1. RAM：随机存储器,习惯上称为“内存”，CPU执 行指令可对其进行“读”、“写” 操作。 静态RAM：集成度低，信息稳定，读写速度快。 动态RAM：集成度高，容量大，缺点是信息存储不稳定，只能保持几个毫秒，为此要不断进行“信息再生”，即进行 “刷新”操作。 一.分类: 存储器 辅助存储器:磁盘、光盘 主存储器:RAM、ROM (EPROM) 高速缓冲存储器:静态RAM 存贮容量 大 小 存贮周期 内存条:由于动态RAM集成度高，价格较便宜，在微机系统中使用的动态RAM组装在一个条状的印刷板上。系统配有动态RAM刷新控制电路，不断对所存信息进行“再生”。 2.ROM:只读存储器 只读存储器是指：所存信息只能读出,不能写入。 掩模式ROM：初始信息是在芯片制造时写入的。 EPROM：初始信息是在专门的写入器上写入的。 3.ROM / EPROM在微机系统中的应用: 存放“基本输入/输出系统程序”(简称BIOS)。 BIOS是计算机最底层的系统管理程序,操作系统和用户程序均可调用。 4.高速缓冲存储器Cache: Cache位于CPU与主存储器之间，由高速静态RAM组成。容量较小，为提高整机的运行速度而设置, 应用程序不能访问Cache，CPU内部也有Cache。 微型计算机系统中的存储器组织 现代计算机中的存储器处于全机中心地位 容量大，速度快，成本低 ? 为解决三者之间的矛盾，目前通常采用多级存储器体系结构，即使用高速缓冲存储器、主存储器和外存储器。 ? 对存储器的要求是： 寄存器 Cache 主存储器 辅助存储器 1. 存储体 ? 一个基本存储电路只能存储一个二进制位。 ? 将基本的存储电路有规则地组织起来，就是存储体。 ? 存储体又有不同的组织形式（芯片的容量表示）： 如：8118 16K×1bit 16K个单元 每个单元1位 2114 1K×4bit 6116 2K×8bit 2. 外围电路 —— 电路中要有 地址译码器、I/O电路、片选控制端CS、输出缓冲 器 等外围电路 存储器（芯片） 故： 存储器（芯片） = 存储体 + 外围电路 存储器内部框图 存储体 列 地 址 译 码 地 址 输 入 缓 冲 行地址译码 控 制 逻 辑 数 据 缓 冲 A0 An /WE /OE /CS I/O1 I/Ox 存储器的基本组织 (1) 与CPU的连接 主要是 地址线、控制线、数据线 的连接。 (2) 多个芯片连接 设计的存储器容量与实际提供的存储器多有不符。实际使用时，需进行字和位扩展(多个芯片连接），组成所需要的实际的存储器 例如：存储器容量为8K×8，若选用2114芯片(1K × 4)，则需要： A0 A12 D0 D7 （1）位扩展法 只在位数方向进行扩展，而存储器的字数与存储器芯片字数一致。连接时将各芯片地址线的相应位及各控制线并联，而数据线分别接到数据总线的各位。 用8K×1位芯片组成8K×8位的存储器需要8个芯片， 各芯片地址线、CS和WE分别连接在一起，数据线各自独立（每片1位） CS WE 2:4 16K?8 16K?8 16K?8 16K?8 （2）字扩展法 仅扩展存储容量（单元数），而位数不变。连接时将各芯片同名地址线、数据线、读/写线并联，而使用片选信号区分各个芯片。 如用16K×8位的芯片组成64K×8位的存储器需要4个芯片 地址线——共需16根，片内（214=16384）14根，选片：2根，数据线 ——8根，控制线——WE (1) (2) (3) (4) 最低地址 最高