组合逻辑电路设计实验 可编程逻辑电路设计_实验四.doc

组合逻辑电路设计实验 可编程逻辑电路设计_实验四 导读：就爱阅读网友为您分享以下“可编程逻辑电路设计_实验四”的资讯，希望对您有所帮助，感谢您对92的支持! 实验四：状态机的设计 实验目的：掌握用verilog HDL描述状态机的方法。 实验器材：PC 机、QuartusII软件，verilog HDL实验箱。 实验内容： 1、用状态机描述方法，编写4位8段数码管扫描显示程序。 a、设计分频器，产生1ms周期的脉冲； b、设计状态转移程序； c、查表产生段码； d、输出段码和位码； e、下载至实验板实现数字显示。 2、用状态机描述方法，设计一个4相步进电机环行脉冲分配器。 3、选做，用状态机描述方法，设计串行通信控制器，发数据由单片机接收。 实验主要步骤： 1、根据逻辑功能编写verilog HDL语言。 2、下载至实验板运行。 实验要求：1、实验前编写好实验程序并设计好实验方案。 2、每人一组进行实验。 3、记录实验步骤，改变实验表参数，观察记录结果。 4、独立并及时完成实