简单微处理器设计实验报告..doc

目 录 目 录 1 表目录 2 图目录 3 1文档说明（Introduction） 4 2描述习惯（Conventions） 5 3微处理器各功能模块 6 3.1概述 6 3.2结构框图 6 3.2.1 ALUpart 6 3.2.2 controlpart 9 3.2.3 CPU 11 3.3功能列表 12 3.3.1 ALUpart 12 3.3.2 controlpart 13 3.3.2.1状态转移图 13 3.4工作环境介绍 14 3.4.1 设计代码 14 3.4.2 测试平台 14 3.4.3 电路综合环境 16 3.4.4 后仿真环境 16 3.5 功能验证结果 17 3.5.1 前仿真结果 17 3.5.2 后仿真结果 19 3.6 综合结果 20 表目录 表1 ALU8模块I/O接口 表2 通用寄存器堆模块I/O接口 表3 alupart输入输出I/O口列表 表4 控制器模块I/O接口 表5 IRRAM模块I/O接口 表6 Control-part结构整体I/O接口 表7 CPU整体模块I/O接口 表8 ALU 指令集 表9 添加的JUMP指令 图目录 图1 ALU8模块框图 图2 通用寄存器RAM模块框图 图3 ALUpart模块框图 图4 控制器模块框图 图5 IRRAM模块框图 图6 Control-part结构框图 图7 CPU结构框图 图8 ALUpart状态转移图 图9 controlpart状态转移图 图10 CPU计算5！的全图 图11 controllpart执行一条指令的波形图 图12 control 执行非跳转指令的状态机波形 图13 control 执行跳转指令的状态机波形 图14 ALUpart执行一条指令的波形图 图15 ALUpart执行指令状态机的波形 图16 综合的Timing report 图17 综合的Area report 图18 门级仿真5!的波形结果 图19 门级仿真产生的延时 1文档说明（Introduction） 本文档描述了简单微处理器的总体设计，如功能、模块结构、关键时序等等。本设计参照了课程设计文档的系统原理框图和功能列表，根据需求作了一些改动，将累加器A合并到ALU单元中，将寄存器Rn合并到通用寄存器RAM（8*8）中；将程序计数器和指令寄存器合并到控制模块controller中等。指令方面，添加了Acc非零时跳转指令JNZ。  2描述习惯（Conventions） 在文档写作中黑色字体表明已经确定的内容，尚未完全确定的内容以蓝色字体表示，有疑问或需要醒目标示的内容则以红色字体表示。 代码方面，使能信号习惯采用低电平有效。  3微处理器各功能模块 3.1概述 8位微处理器的硬件系统主要包括运算器ALU、控制器CON、指令存储器IRRAM(64*8)、通用寄存器堆RAM(8*8)等逻辑部件。能够通过控制器读取指令集，对8位数据进行运算和操作。本次设计有独立的控制模块和运算模块，通用寄存器堆合并到ALU模块中，IRRAM合并到CON控制模块中。仿真周期采用10ns。 微处理器的指令系统通过指令码实现，根据其格式的不同，可分为算术、逻辑、数据转移、跳转指令等。在功能列表部分将做详细介绍。 本次课程设计实现了阶乘5！以验证处理器的运算类指令。已成功实现RTL级设计、功能仿真、综合、门及仿真。 3.2结构框图 3.2.1 ALUpart 图1 ALU8模块框图 ALU模块是运算模块，有3个状态，从controller中读取数据和使能信号等，根据选通信号op判断当前要进行的指令操作。先读取Rn_rd和reg_add，状态并不跳转，等待直到data_le低有效，读取到立即数data时，状态跳转到运算状态，再通过case语句进行相应运算操作。 表1 ALU8模块I/O接口 SIGNAL BITS I/O SIGNAL DESCRIPTION clk 1 I 时钟信号 rst 1 I 复位信号 Rn_rd 1 I 读Rn使能信号，低有效 Reg_add 3 I Rn在RAM中的地址 Rn 8 I 寄存器，暂存中间运算数据 Rn_wr 1 O 写使能信号，低有效 op 4 I 运算功能选择信号 data 8 I 立即数 data_le 1 I 读立即数使能信号，低有效 busy 1 O ALU8忙，低有效 carry 1 O 进位信号，carry=1时JC addr Acc 8 O 运算器结果 通用寄存器堆RAM(8*8)，储存中间数据Rn，结构框图： 图2 通用寄存器RA