微型计算机接口技术实验报告(二).doc

微型计算机接口技术实验报告 实验 实验目的 了解可编程并行接口芯片8255 的内部结构、工作方式、初始化编程及应用。 实验内容说明 18255A 的内部结构 （1）数据总线缓冲器：这是一个双向三态的8 位数据缓冲器，它是8255A与微机系统数据总线的接口。输入输出的数据、CPU输出的控制字以及CPU输入的状态信息都是通过这个缓冲器传送的。 （2）三个端口A，B和C：A端口包含一个8位数据输出锁存器和缓冲器，一个8位数据输入锁存器。B 端口包含一个8 位数据输入/输出锁存器和缓冲器，一个8位数据输入缓冲器。C 端口包含一个8位数据输出锁存器及缓冲器，一个8位数据输入缓冲器（输入没有锁存器）。 （3）A组和B组控制电路：这是两组根据CPU输出的控制字控制8255工作方式的电路，它们对于CPU而言，共用一个端口地址相同的控制字寄存器，接收CPU输出的一字节方式控制字或对C口按位复位字命令。方式控制字的高5位决定A组工作方式，低3位决定B组的工作方式。对C口按位复位命令字可对C口的每一位实现置位或复位。A组控制电路控制A口和C口上半部，B组控制电路控制B口和C口下半部。 （4）读写控制逻辑：用来控制把CPU输出的控制字或数据送至相应端口，也由它来控制把状态信息或输入数据通过相应的端口送到CPU。 2、8255A 的工作方式 方式0—基本输入输出方式；方式1—选通输入输出方式；方式2—双向选通输入输出方式。 3、8255A 的状态字 图 6-3-1 8255 方式1 的状态字 图6-3-2 8255 方式2 的状态字 实验原理图 图6-3-5 可编程并行接口8255 电路 四实验步骤 (1) 该模块的 WR、RD分别连到ISA总线接口模块的IOWR、IORD。 该模块的数据（AD0～AD7）、地址线（A0～A7）分别连到ISA总线接口模块的数据（LD0～LD7）、地址线（LA0～LA7）。 8255 模块选通线CE 连到ISA 总线接口模块的0000H。 8255 的PA0-L7、PA1-L6、PA2-L5、PA3-L3、PA4-L2、PA5-L1。 图6-3-7 交通灯实验 (2) 运行程序：Tracffic.ASM，观察发光二极管。 五实验结果 本实验825的A口模拟交通信号灯。实验中共设置南北、东西两组交通信号灯，当，南北方向为红灯时，东西方向先闪烁一下黄灯，然后闪烁五下绿灯，然后东西方向显示红灯，南北方向先闪烁一下黄灯，后闪烁五下绿灯，以此规律循环显示下去。 实验二 一 掌握0809A/D转换芯片的硬件电路和软件编程。 二实验内容及说明ADC0809 的主要性能： 8 位逐次逼近型A/D转换器，所有引脚的逻辑电平与TTL 电平兼容。 (2) 带有锁存功能的8路模拟量转换开关，可对8路0～5V模拟量进行分时切换。 (3) 输出具有三态锁存功能。 (4) 分辨率：8位，转换时间：100μs。 (5) 不可调误差：±1LBS，功耗：15mW。 (6) 工作电压：+5V，参考电压标准值+5V。 (7) 片内无时钟，一般需外加640KHz以下且不低于100KHz的时钟信号。 ADC0809 的内部结构： ADC0809 是CMOS 的8 位模/数转换器，采用逐次逼近原理进行A/D 转换，芯片内有模拟多路转换开关和A/D 转换两大部分，可对8 路0～5V 的输入模拟电压信号分时进行转换。 模拟多路开关由8 路模拟开关和3 位地址锁存译码器组成，可选通8 路模拟输入中的任何一路，地址锁存信号ALE 将3 位地址信号ADDA、ADDB、ADDC 进行锁存，然后由译码电路选通其中的一路，被选中的通道进行A/D 转换。A/D 转换部分包括比较器、逐次逼近寄存器（SAR）、256R 电阻网络、树状电子开关、控制与时序电路等。另外ADC0809 输出具有TTL 三态锁存缓冲器，可直接连到CPU 数据总线上。 ADC0809 的多路转换： 在实时控制与实时检测系统中，被控制与被测量的电路往往是几路或几十路，对这些电路的参数进行模/数、数/模转换时，常采用公共的模数、数模转换电路。因此，对各路进行转换是分时进行的。此时，必须轮流切换各被测电路与模数、数模转换电路之间的通道，以达到分时切换的功能。 ADC0809 转换时序： 首先输入地址选择信号，在ALE 信号作用下，地址信号被锁存，产生译码信号，选中一路模拟量输入。然后输入启动转换控制信号START（不小于100ns ），启动A/D 转换。转换结束，数据送三态门锁存，同时发出EOC 信号，在允许输出信号控制下，再将转换结果输出到外部数据总