《简易出租车计价器.docVIP

基于VHDL的简易出租车计价器 摘要：本设计采用VHDL硬件描述语言作为设计手段，采用自顶向下的设计思路，得到一种出租车计价系统的软件结构，通过QuartusⅡ软件下进行仿真，证明所设计的电路系统完成了出租车计价的功能，各项指标符合设计要求。 随着我国经济社会的全面发展，各大中小城市的出租车营运事业发展迅速，出租车已经成为人们日常出行选择较为普通的交通工具。出租车计价器是出租车营运收费的专用智能化仪表，是使出租车市场规范化、标准化的重要设备。一种功能完备，简单易用，计量准确的出租车计价器是加强出租车行业管理，提高服务质量的必需品。多年来国内普遍使用的计价器只具备单一的脊梁功能。最早的计价器全部使用机械齿轮结构，只能简单的计程功能，可以说，早期的计价器就是个里程表。随着科学技的发展，产生了第二代计价器它采用手摇计算机与机械结构相结合的方式实现了半机械半电子化此时它在计程的同时还完成计价的工作大规模集成电路的发展又产生了第三代计价器，也就是全电子化的计价器它的功能也在不断完善。本设计采用VHDL硬件描述语言作为设计手段，采用自顶向下的设计思路，得到出租车计价系统的硬件结构，通过Quartus II 软件下进行设计、仿真，使各项指标符合设计要求，具有一定的实用性。虽然以前有基于数字电路、单片机进行的出租车计价器的设计，但用数字电路设计的整体电路规模较大，所用的器件较多，造成故障率高，导致计价器不够准确；而基于单片机的设计，虽然开发成本降低，但其外围电路较多，而且调试复杂，抗干扰能力差，从而也导致计价器不够准确。而基于VHDL语言的FPGA芯片稳定性好，抗干扰能力强，外围电路少，执行速度快，适合像出租车计价器的这种较复杂的电路设计。 要求显示里程、计费及等候时间。乘客上车后，按下启动键开始计费计费三位整数、一位小数。 输入2个时钟信号，分别模拟时间对等待时间、路程计数，进而统计费用。 判断模块 判断模块主要通过对秒脉冲和里程脉冲进行计数，判断出租车是否停下，然后输出片选信号，选择时间计费还是里程计费。sta为使能端，sclk为时间脉冲，lclk为里程脉冲，dge为输出端。当sta端口输入信号为高电平时，模块工作。程序编写过程中，定义变量a，初值为0，若lclk有脉冲输入，在上升沿到来时，a加1；同时当sclk遇到上升沿，根据a的值输出dge，若a=0，dge输出为0,否则dge输出为1；同时若sclk为高电平，a=0，否则为高阻状态。将dge端口连接至时间模块和里程模块，从而判断出由时间模块工作或里程模块工作。判断模块图如下所示： 时间模块 时间模块是当出租车停下时对秒脉冲进行计数，从而计算出出租车停下的 累积时间，并输出累积时间和计费脉冲。时间模块的模块图如 里程模块 里程模块是当出租车行驶的时候，对里程脉冲进行计数，从而算出出租所行驶的里程，通过对单双程的控制进行不同的计费标准，最后输出行驶里程和计费脉冲。”时，该模块工作；lclk为里程脉冲输入，当里程脉冲输入为1500rad时，运行为1公里，设计过程中难点在于运行不足10公里与超过10公里的费用单价不同，后采用的方法为超过10公里后，里程输出采用相同的计数，但d-c端在每1300rad按1公里计费，这样可得到相同的计费结果，同时降低了设计的难度，即在前10公里每1500rad，d-c加1,，超过10公里后，每1300rad，d-c加1,将d-c端连接至计费模块的输入，完成最终的费用计算,里程输出端输出行驶的里程数。里程模块的模块图如 计费模块 计费模块通过对里程计费脉冲和时间计费脉冲分别进行计数，将其换算成价钱并对进行价钱输出。计费模块的模块图如图所示： 时间模块仿真结果 sta为使能端，sta为高电平时，模块工作。dge为判断模块的输出，当dge=0时，该模块工作，sclk为输入的秒脉冲，minshi和minge为定义的变量，当秒脉冲计60次时，minge加1，当minge计到9时，minshi计1，同时minge赋值为0，继续计数。 里程模块仿真结果 sta为使能端，sta为高电平时，模块工作。dge为判断模块的输出，当dge=1时，该模块工作。doub为单双程判断，当doub为高电平时，该模块工作。kmshi、kmge以及kmfen为编程过程中定义的变量，每当lclk到150rad时，kmfen计1，当kmfen计到9时，kmge计1，同时kmfen复为0，继续计数，当kmge计到9时，kmshi计1，同时kmge复为0，继续计数。 计费模块仿真结果 sta为使能端，sta为高电平时，模块工作。t-count和d-count分别为时间模块和里程模块的输出端。mjiao、mge、mshi以及mbai为程序编