多層方形，八角形電感模型.docVIP

多層平衡式圓形電感及3D微型電感模型 The modeling of multi-layer balanced circle inductor and 3D Minature inductor IC 編號：D35-93E -47t 指導教授：邱煥凱中央大學電機研究所教授 電話：03-4227151 ext 4467 E-mail: hkchiou@ee.ncu.edu.tw 設計者：杜信龍 碩士班研究生 電話：0929661278 E-mail:.ncu.edu.tw  中文摘要 在此計畫中主要是建立一個應用在RF電路電感的資料庫，而主要的幾何結構是以圓形為主。以不同的金屬層堆疊和不同的圈數的電感實現經量測，來萃取其寄生電阻電容，以便可規化模型。 Abstract In this project, it is to build a database of inductor applied in RF circuit and the geometry of inductor is circle. Different-stacked layers and Different-sized inductors are implemented and measured to construct the scaling models for extracting their parasitic resistance, capacitance and inductance. Keywords Q值，Q-factor，fQmax，Qmax。 計劃緣由與目的 單晶片電感(monolithic inductor)已被廣泛應用在各種射頻積體電路上，如低雜訊放大器、壓控震盪器或功率放大器等。儘管在矽製程上實現單晶片電感常會造成其品質因數過低的問題，但現有的研究仍朝向將電感實現於晶片內以達到外部元件達到最少數目以降低成本。射頻積體電路的特性好壞與電感的Q值有密切的關係，通常Q值越高的電感能帶給電路較好的特性。因此如何製作在工作頻率上高Q值的電感成為實現射頻積體電路的重要課題。 本計畫的目的在於利用標準的互補式金氧半製程實現多層電感來改善電感的品質因素。 三、研究方法與成果 3.1設計原理與方法 從圖一，物理結構來看 可推導Q值 由上式可知基板的損耗是最大的主因。 先對製程的結構及各層參數有所認識，考慮將來如何量測，經過一些粗略的手算推導再layout ，經由電磁模擬軟體比對，最好經由兩種以上的的軟體證明，再做Design rule check。等晶片完成，再做模型的建構。整個流程如圖二。 為了模型的準確性在，模型的建構中必需扣除PAD所產生的效應。模型分為兩個部份，一為電感本身與Dummy PAD，其等效模型如圖三，四。從ABCD矩陣分析便可萃取電感的等效電路。 3.3 模擬與製作 在電感的模擬方面我們使用ADS裡的moments程式。利用手算粗略估計感值，再轉入Cadence畫layout，在帶入電磁模擬，查看電感值，Q值與自振頻率有何影響。 3.4 測試 本次的晶片使用TSMC 0.35um 2P4M的製程製作。電感測試元件在中央大學360實驗室使用On-wafer量測。 3.5 討論 (a)共振頻率方面： 圈數愈少的電感，共振頻率愈大。因其面積相對佔的較小，寄生電容較小，所以其自振頻率較大。 (b)移動fQmax方面： 圈數愈多，相對的串連電阻變大，隨著頻率變高，電阻效應會主要影響Qmax的大小。圈數愈大，Qmax往低頻移動。 四、結論 本次下線的電感皆完成測試，並且我們也對於電感的結構對Q值的影響及在不同圈數情況下對Qmax值及fQmax值的變化提出解釋。 從Stacked 與balacned 電感比較，stacked有較小的面積，而有較好的品質因子，且品質因子的頻寬也較寬，所以stacked較優於balacned電感，不過，現在的電路大部份為差動式結構，以對稱性來講balacned電感較好。 而Stacked電感的第二層的金層做探討，設計了STA_1，STA_2與STA_3。STA_1與STA_2為相同的佈局，只是STA_1第二層為metal3，而STA_2第二層為metal_1與metal_2結合。可以看出STA_2有較高的自振頻率，且品質因子也較好。因為STA_1的Cm3_m4主導了Ceq大大降低了自振頻率。 五、參考文獻 [1] J. Craninckx and M. J. Steyaert, “A 1.