《AD使用心得.docVIP

AD用了有1年多了，在使用的过程中积累了一些小技巧，和大家分享一下，算是抛砖引玉吧。当然以下都是我给人的做法，大家有什么比较好的建议可以一起讨论。+ C9 J- P??c: q# s( O- x$ |6 S0 m* H? ? Mechanical layer的分配：6 G9 u R$ A4 X9 X! M0 D9 t? ? mechanical 1一般都给footprint用，PCB里面一般不用。: U$ x4 O( }8 z??q6 }? ? mechanical 2用做fab层，主要是PCB外形尺寸，结构件相对坐标以及FabNote. 尺寸相关的信息在place-dimension里面都有。FabNote自己先做好零件，记住零件选用mechanical type，要不然update PCB在ECO里面每次都要操作。, z m. V??o8 B3 ^7 k? ? mechanical 3用做panel层，主要做连扳用，加个PanelNote，也是自己先做好，mechanical type.+ m/ j8 h# v1 \??W+ E, m? ? mechanical layer pair基本定义在中间几层，但是没用过。3D是我用AD的一块短板。; r9 w9 C4 H! I* ^1 I5 L! B: b2 c0 H: ^/ |0 l? ? Polygon的管理 U- v( p$ ^; P0 q1 b: k??}5 A* ^? ? 做的数模混合比较多，公司一般都要求敷铜，每一层都要，射频和数字还要分开铺。加上一些routing layer上的小电源，PCB上的polygon还挺多，一般的命名规则是Net_Layer_Use. 比如GND_Top_DIGPLANE. top层部分GND敷铜。如果polygon的确很多，可以再加上一个参数，比如in1层3.3V既给AD供电又给CPU供电，可以再加上后缀_AD/_CPU。当然这个完全根据给人喜好。6 d1 K2 }2 |8 A( g! R0 v! ~2 a? ? 这样做的好处主要是在polygon manager里面只要看名字就知道是哪一块sharp。在设置polygon的repour顺序的时候也颇为方便。此处提一个问题。每次敷铜完毕以后处理碎铜是一件很痛苦的事情，时间不赶还好，赶了就痛苦了，大家有没有什么比较好的处理方法。8 m O i; \% ]% x% r$ q l: w j? ? 还有一个比较深入的问题，敷铜到底是否有必要。（肯定是有必要的@～@），对于回流和屏蔽以及串扰肯定是有好处的。但是这只是一个连定性都算不上的结论。大家有没有做过相关的仿真或者在实际案例中有通过敷铜解决过问题的经验，可以分享一下。% O; O- P9 c) o, U2 h6 M9 d o/ s??g0 C( x? ? Rule的设置4 G! i+ ^+ j: I! B? ? Electronic：; @6 S) A3 q+ l; L? ? Clearance(Not clearence@~@).关于clearance一直想整个规范出来，但是一直都没有时间弄。下面只是一些我常用的rule，并不成系统，大家可以酌情参考。* `! L0 i3 ?! v4 G. z??m/ L/ M7 Z? ? All2All: 通用间距规则，6mil， h! h I* g( n/ M ~/ V? ? Via2Pad: Via to Pad的spacing. 5mil，4 n0 \??p+ o4 V [ u6 N1 B? ? Busname2Busname: bus线之间的spacing要求，如果bus比较多，则这一块需要设置比较多的rule，当然我现在画的PCB bus线很少很少，可以算是没有的，顶多就是个CLK，有SDRAM但是很少有设置rule，因为感觉datasheet里面都是一笔带过，自己也没必要较真。用的比较多的是SDRAM整个作为一个bus@～@，CLK，等一些要求特殊处理的critical trace。datasheet上有写就按照datasheet，没写就2W。  O% o% C??j3 ]$ E# k3 L$ @? ? DGND2All: 数字部分敷铜2All的spacing，一般为12mil。/ t5 S { i n? ? RFGND2All: 射频部分敷铜2All的spacing，一般为20mil，这里选20mil的主要原因是敷铜对trace的阻抗是有影响的。有用SI9000做过实验，GND的spacing在25mil之后基本上对microstript/stripline的阻抗没有影响了，变化大约1 Ohm左右。GND trace width也会有影响，但是影响不大