〈新〉第五章 微型计算机存储器接口技术.ppt

第五章 微型计算机存储器接口技术 一、存储器的分类 3.按在微机系统中位置分类 1.存储容量 存储容量是指存储器所能存储二进制数码的数量， 存储容量=存储字数(存储单元数) ×存储字长(每单元的比特数) 例如，某存储芯片的容量为1024×4，即该芯片有1024个存储单元，每个单元4位代码。 2.存取速度 存取时间是指从启动一次存储器操作到完成该操作所经历的时间，也称为访问时间。 存取速度也可用存取周期或数据传输速率来描述. ① 地址译码器： 接收来自CPU的n位地址，经译码后产生2n个地址选择信号，实现对片内存储单元的选址。 ② 控制逻辑电路： 接收片选信号CS及来自CPU的读/写控制信号，形成芯片内部控制信号，控制数据的读出和写入。 ③ 数据缓冲器： 寄存来自CPU的写入数据或从存储体内读出的数据。 一、静态RAM 常用的SRAM芯片有: Intel公司生产的2114、2128、6116、6264、62256等。 如HY6116，HM62256，HM628128,等等 容量:1K×4, 1K×8, 2K×8, K×8,…512K×8 现以2114芯片为例对SRAM的芯片特性和接口方法进行介绍。 ④ 仲裁电路： 当来自CPU的访问存储器请求和来自刷新定时器的刷新请求同时产生时，对二者的优先权进行裁定。 ⑤ 时序发生器： 提供行地址选通信号RAS、列地址选通信号CAS和写允许信号WE，以满足对存储器进行访问及对芯片进行刷新的要求。 三、存储器扩展技术 目前广泛使用的典型EPROM芯片有Intel公司生产的2716、2732、2764、27128、27256、27512等; 其容量分别为2K×8位至64K×8,512K×8 位; 封装形式:前两种为24脚双列可直插式封装，后几种为28脚双列直插式封装。 3.接口方法 Intel2716芯片与8位CPU的连接方法如下： ① 低位地址线、数据线直接相连； ② 工作电源VCC直接与+5V电源相连，编程电源通常由开关控制； ③ CE-和OE-信号分别由CPU高位地址总线和控制总线译码后产生，通常采用图5.12所示的3种方法。 4.接口举例 （1）要求 用2716 EPROM芯片为某8位微处理器设计一个16KB的ROM存储器。已知该微处理器地址线为A0～A15，数据线为D0～D7， “允许访存”控制信号为M，读出控制信号为RD。画出EPROM与CPU的连接框图。 EEPROM的读写操作与SRAM, EPROM基本相同，不过变成写入的时间较长，写入一个字节需1-5ms。在大量的内容需要修改时，花费时间较多。 因EEPROM是非易失存储器，而且可以在线擦除和写入，因而非常适合在嵌入式系统中用于一些偶尔需要修改的少量的参数。 三、 闪速存储器 （2）全译码法 将低位地址总线直接与各芯片的地址线相连，高位地址总线全部经译码后作为各芯片的片选信号。 2、地址译码电路的设计 存储器地址译码电路的设计一般遵循如下步骤： ① 根据系统中实际存储器容量，确定存储器在整个寻址空间中的位置； ② 根据所选用存储芯片的容量，画出地址分配图或列出地址分配表； ③ 根据地址分配图或分配表确定译码方法并画出相应的地址位图； ④ 选用合适器件，画出译码电路图。 例1： 某微机系统地址总线为16位，实际存储器容量为16KB，ROM区和RAM区各占8KB。其中,ROM采用2KB的EPROM,RAM采用1KB的RAM,试设计译码电路. 设计的一般步骤: ① 该系统的寻址空间最大为64KB，假定实际存储器占用最低16KB的存储空间，即地址为0000H~3FFFH。其中0000H~1FFFH为EPROM区，2000H~3FFFH为RAM区。 七、地址映象方式 主存与Cache之间的信息交换，是以数据块的形式来进行的，为了把信息从主存调入Cache，必须应用某种函数把主存块映象到Cache块，称作地址映象。 八、替换策略 The end! 直接映像示意图 优点：实现简单 缺点：不够灵活，尤其是当程序往返访问两个相互冲突的块中的数据时，Cache的命中率将急剧下降。 2．全相联映象 允许主存中的每一个字块映象到Cache存储器的任何一个字块位置上，也允许从确实已被占满的Cache存储器中替换出任何一个旧字块。当访问一个块中的数据时，块地址要与Cache块表中的所有地址标记进行比较以确定是否命中。 优点：块冲突的概率低，Cache的利用率高 缺点：全相联Cache中块表查找的速度慢，