〈新〉计算机存储技术.ppt

二、保护模式下的软件体系结构 1、寄存器模型： 保护模式下寄存器模型是实模式下的超集。 （1）、基本寄存器 EAX、EBX、ECX、EDX可字、字节、双字操作。 EIP：可字、双字使用。 ESP、EBP、ESI、EDI：32位，功能同实模式。 EFLAGS：32位，但只使用十五位。 3、中断 中断入口地址表 可以存放在存储器空间的任何地方。其起始地址和大小由IDTR来确定。 中断描述符表寄存器IDTR 中断描述符表IDT：存放256个中断的中断描述符，即中断入口的说明。 IDTR：低2个字节LIMIT，规定IDT按字节算的大小；高4个字节BASE，指示IDT在物理存储器中的位置。 中断描述符表中的项：中断描述符，中断门。 共8字节长，4字节为中断服务程序入口地址在逻辑段中的偏移量，2字节为对应逻辑段的段选择符，用来指示该段描述符在GDT中的位置，从而取得段描述符，得到段的基地址，2字节为访问权限等信息。 任务寄存器TR 任务状态段TSS：包含启动任务所必须的信息，诸如用户可访问的寄存器的初值。构成一个存储块。 TR： 16位选择符，用于确定在GDT中段描述符的位置 ，取出的段描述符送入48位的任务描述符表高速缓存。低2个字节LIMIT，规定TSS按字节算的大小；高4个字节BASE，指示TSS在物理存储器中的位置。 每个任务都有自己的TSS，当前执行的任务可将其选择符送入TR中，从而选择到自己的TSS。 作业 P154 2、5、7、8、10 方案一：ROM、RAM分别译码方式 则ROM的地址位图如下： RAM的地址位图如下： A15 A14 A13 A12 A11 A10--A0 0 0 0 0 0 全0-全1 0 0 0 0 1 全0-全1 0 0 0 1 0 全0-全1 0 0 0 1 1 全0-全1 A15 --A12 A11 A10 A9--A0 0 0 1 0 0 0 全0-全1 0 0 1 0 0 1 全0-全1 0 0 1 0 1 0 全0-全1 0 0 1 0 1 1 全0-全1 0000--07FF 1000--17FF 1800--1FFF 2C00--2FFF 2000--23FF 2400--27FF 2800--2BFF 0800--0FFF E A B 74LS139 E A B A15 A14 A13 A12 MREQ A11 A10 方案二：二次译码方式 则地址位图如下： A15 A14 A13 A12 A11 A10--A0 0 0 0 0 0 全0-全1 0000-07FF 0 0 0 0 1 全0-全1 0800-0FFF 0 0 0 1 0 全0-全1 1000-17FF 0 0 0 1 1 全0-全1 1800-1FFF 0 0 1 0 0 全0--全1 2000-27FF 0 0 1 0 1 全0--全1 2800-2FFF ROM RAM 五 高速缓冲存储器技术 为了提高程序的运行速度，在现代微机系统中，采用了高速缓冲存储器（Cache）技术。 它的用途是把程序中正在使用的部分(活跃块)存放在速度快、容量小的Cache中，使CPU的访问操作大多数对Cache进行，从而大大提高CPU的访问的速度。 Cache采用存取速度快的SRAM器件构成。 通常分为两级：集成在CPU芯片中的Cache称为一级(L1 Cache)，安装在主板上的Cache称为二级（L2 Cache），容量较大，从几百KB到几MB不等。 六 x86的存储器结构与存储管理 1.内存配置及结构 80486的内存配置 配置名称 地址范围(H) 配置说明 主存储器 (640KB) 0~07FFFF 080000~09FFFF 系统板上512KB系统存储器 系统板上128KBI/O通道基本RAM 配置名称 地址范围(H