半导体工艺试卷及答案.docx

  1. 1、本文档共6页,可阅读全部内容。
  2. 2、有哪些信誉好的足球投注网站(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
  3. 3、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  4. 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
查看更多
半导体工艺试卷及答案

杭州电子科技大学研究生考试卷 (B卷)考试课程《半导体工艺与技术》考试日期 年 月 日成 绩学院 电子信息学院 学号姓名1、什么是CMOS器件的闩锁效应?描述三种阻止闩锁效应的制造技术。(12分)2、为什么要用区熔法生长硅晶体?比较FZ和CZ优缺点。(10分)3、什么是LOCOS和STI?为什么在高级IC工艺中,STI取代了LOCOS?(12分)4、描述双大马士革铜布线(图示)。(12分)5、列举光刻工艺流程。(12分)6、列出并阐述刻蚀多晶硅的三个步骤。(10分)7、列举离子注入和扩散的优缺点。(10分)8、什么是CMP?列举CMP的优缺点。(10分)9、列举并阐述三种以上未来32nm CMOS制造新工艺?(12分)共 页第 页什么是CMOS器件的闩锁效应?描述三种阻止闩锁效应的制造技术。(12分)答:闩锁效应就是指CMOS器件所固有的寄生双极晶体管(又称寄生可控硅,简称SCR)被触发导通,在电源和地之间形成低阻抗大电流的通路,导致器件无法正常工作,甚至烧毁器件的现象。这种寄生双极晶体管存在CMOS器件内的各个部分,包括输入端、输出端、内部反相器等。当外来干扰噪声使某个寄生晶体管被触发导通时,就可能诱发闩锁,这种外来干扰噪声常常是随机的,如电源的浪涌脉冲、静电放电、辐射等。闩锁效应往往发生在芯片中某一局部区域,有两种情况:一种是闩锁只发生在外围与输入、输出有关的地方,另一种是闩锁可能发生在芯片的任何地方,在使用中前一种情况遇到较多。?为什么要用区熔法生长硅晶体?比较FZ和CZ优缺点。(10分)答:(1)原因:因为区熔法可以得到低至1011cm-1的载流子浓度。区熔生长技术的基本特点是样品的熔化部分是完全由固体部分支撑的,不需要坩埚。柱状的高纯多晶材料固定于卡盘,一个金属线圈沿多晶长度方向缓慢移动并通过柱状多晶,在金属线圈中通过高功率的射频电流,射频功率技法的电磁场将在多晶柱中引起涡流,产生焦耳热,通过调整线圈功率,可以使得多晶柱紧邻线圈的部分熔化,线圈移过后,熔料在结晶为为单晶。另一种使晶柱局部熔化的方法是使用聚焦电子束。整个区熔生长装置可置于真空系统中,或者有保护气氛的封闭腔室内(2)CZ和FZ区别:CZ是直拉法,就是首先把多晶硅置于坩埚内加热熔化,然后采用小的结晶“种子”——籽晶,再慢慢向上提升、结晶,获得大的单晶锭。(3)CZ和FZ优缺点比较:FZ是水平区域熔化生长法,就是水平放置、采用感应线圈加热、并进行晶体生长的技术。直拉法在Si单晶的制备中更为常用,占75%以上。直拉法制备Si单晶的优点是:1)成本低;2)能制备更大的圆片尺寸,6英吋(150mm)及以上的Si单晶制备均采用直拉法,目前直拉法已制备出400mm(16英吋)的商用Si单晶;3)制备过程中的剩余原材料可重复使用;4)直拉法制备的Si单晶位错密度低,0~104cm-2。直拉法制备Si单晶的主要缺点是,由于使用坩埚,Si单晶的纯度不如区熔法。 区熔法制备Si单晶的主要优点是,由于不使用坩锅,可制备高纯度的硅单晶,电阻率高达2000Ω-mm,因此区熔法制备的Si单晶主要用于功率器件及电路。区熔法制备Si单晶的缺点是:1)成本高;什么是LOCOS和STI?为什么在高级IC工艺中,STI取代了LOCOS?(12分)答:(1)LOCOS:即“硅的局部氧化”技术(Local Oxidation of Silicon)CMOS工艺最常用的隔离技术就是LOCOS(硅的选择氧化)工艺,它以氮化硅为掩膜实现了硅的选择氧化,在这种工艺中,除了形成有源晶体管的区域以外,在其它所有重掺杂硅区上均生长一层厚的氧化层,称为隔离或场氧化层。-常规的LOCOS工艺由于有源区方向的场氧侵蚀(SiN边缘形成类似鸟嘴的结构,称为“鸟喙效应”bird beak)和场注入的横向扩散,使LOCOS工艺受到很大的限制。STI:浅沟槽隔离(STI)是用于隔绝活动区域的制造方法,它会使实际电流不同于模拟结果。具体情况取决于电晶体位置。(2)取代原因:LOCOS结构影响了有源区长度,为了减小鸟嘴,出现了改进的LOCOS结构,PBL和PELOX结构。PBL(poly buffer LOCOS多晶衬垫LOCOS)结构是在掩蔽氧化层的SiN和衬底SiO2之间加入一层薄多晶,这样减小了场氧生长时SiN薄膜的应力,也减小了鸟嘴。PELOX(poly encapsulated Locol Oxidation多晶镶嵌LOCOS)结构是在SiN层的顶部和侧部嵌如多晶或非晶薄膜,然后在生长场氧,它同样能减小鸟嘴。因为两种结构增加了工艺的复杂性,故LOCOS一般用于0.5~0.35μm的工艺中。为了更有效的隔离器件的需要,尤其是对于DRAM器件而言;对晶体管隔

文档评论(0)

dashewan + 关注
实名认证
内容提供者

该用户很懒,什么也没介绍

1亿VIP精品文档

相关文档