波形合成器剖析.docx

EDA课程设计：波形合成器设计目的熟悉Quartus II设计流程全过程;学习基于Nios II软核处理器的设计流程;学习并行输入/输出（PIO）内核是如何提供从Nios II 软核处理器到通用输入/输出端口之间的寄存器映射接口。设计内容通过产生多次谐波，合成周期性波形f；f可为方波、锯齿波、三角波等周期性波形；产生的f可以调节相位、频率和幅度；通过数码管编写人机控制界面，实现相位频率和幅度的控制和显示。设备、开发环境EP2C5T144C8实验板；Quartus II和Nios II；设计步骤配置芯片启动Quartus II 12.0，建立工作库目标文件夹以便设计工程项目的存储单击File/New Project Wizard，弹出“工程设置”对话框，选择工程路径，设置工程名字并新建工程：图1：新建工程对于新建工程，在加入设计文件对话框只需点击next即可；图2：加入设计文件选择目标芯片。在选择目标芯片的窗口，先在Family栏选择目标芯片系列，在此选择Cyclone 系列，选择此系列的具体芯片EP2C5T144C8N，如图1-4 所示:图3：选择目标芯片选择仿真器和综合器。单击图中Next 按钮，可从弹出的窗口中选择仿真器和综合器类型，如果都选None，表示选Quartus II 中自带的仿真器和综合器图4：选择仿真器和综合器单击Next 按钮后进入“工程设置统计”窗口，如图所示。图5：工程设置统计结束设置。最后单击Finish 按钮，即表示已设定好此工程，并出现如图6 所示界面图6：完成芯片配置界面配置没有用的的引脚。选择Assignments-Device，出现界面后单击Device and Pins Options，出现如图所示，选项unused pins 为As input tri-stated.再单击OK。图7：配置没有使用的的引脚至此完成了芯片的配置。软核的内核配置选择Tools—Qsys，配置Nios II 软核处理器系统在Nios II 软核处理器系统配置窗口的“System Contents”选项卡中，双击左侧Embedded Processors 下的Nios II Processor，弹出Core Nios II 配置选项卡，如图所示Nios II 软核处理器有3 中类型：经济型内核“Nios II/e”、标准型内核“Nios II/s”和快速型内核“Nios II/f”。标准型占用资源少，功能齐全，能满足我们的设计要求，所以我们选择：标准型内核“Nios II/s”图8：配置Nios II 软核添加JTAG UART，方法同上。计算机JTAG调试接口可对CPU进行调试。图9：JTAG UAR设置添加System ID Peripheral，Parameters中设置我们希望设定的系统ID即可。添加EPCS Serial Flash Controller，其作用是用来存储应用程序。由于本设计的程序大小超过了flash容量，故需要添加SDRAM。添加SDRAM Controller，具体配置如图所示。图10：SDRAM Controller添加PIO，根据实际需要选择位宽（Width）和方向（Direction），这里我们使用一个引脚输出PWM波，数码管和5个按键。其中数码管含使能端和数据端。图11：数码管输出图12：按键的输入至此，所有系统需要的模块已经添加完成，依次选择各个模块，右击，选择Rename进行名称更改。然后进行连线、设置输出名称，同时将右侧的IRQ依次连上。具体完成效果图如图所示：图13：内核模块图配置一个简单的Nios II 软核处理器还需要设置“JTAG Debug Module”选项卡的内容，如图1-11 所示，在经济型内核“Nios II/e”的情况下，处理器只支持“Level 1”级的JTAG调试模块。其它选项可以不做处理。回到Quartus窗口，单击File-New 下Block Diagram/Schematic File，双击空白处，选择所设计CPU，然后进行引脚与器件的连线。图14：内核图15：内核端口连接图创建Nios II EDS 环境下的应用工程启动Nios II DES 12.0，由Nios II C/C++菜单File-New- Nios II Application and BSP from Template 打开新工程设置窗口，选中空白工程。在Target Hardware information 中选择sopcinfo文件，如图所示。图16：Nios II Application and BSP我们利用这个环境进行C 语言程序的编辑、编译和调试。程序的设计程序包括谐波的合成、按键中断，数码管显示和PWM波的输出。首先使能按键中断，按键中断采用边缘检测，当有