- 1、本文档共6页,可阅读全部内容。
- 2、有哪些信誉好的足球投注网站(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
- 3、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载。
- 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
- 5、该文档为VIP文档,如果想要下载,成为VIP会员后,下载免费。
- 6、成为VIP后,下载本文档将扣除1次下载权益。下载后,不支持退款、换文档。如有疑问请联系我们。
- 7、成为VIP后,您将拥有八大权益,权益包括:VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
- 8、VIP文档为合作方或网友上传,每下载1次, 网站将根据用户上传文档的质量评分、类型等,对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
《EDAanswer
一.填空(15分)
1. CPLD的基本结构看成由可编程逻辑宏单元、可编程I/O控制模块和可编程
内部连线等三部分组成。(2分)
2.VHDL基本结构为. USE定义区,.PACKAGE定义区, ENTITY定义区ARCHITECTURE定义区 ,和CONFIGURATION定义区。
3.结构体的描述方式: Structure描述、Date Flow描述、Behavior Process描述。
4.FPGA由 可编程逻辑块(CLB)、 可编程互连单元(I/O)和可编程互连三种可编程电路和一个SRAM结构的配置存储单元组成。(3分)
5.CPLD中的逻辑单元是大单元,适合逻辑型系统 系统;FPGA的逻辑单元是小单元,适合数据型系统系统。(3分)
6.CPLD的内部连线为连续式布线互连结构,任意一对输入、输出端之间的延时是固定 ;FPGA的内部连线为分段式布线互连结构,各功能单元间的延时不定。
7.硬件描述语言HDL给数字系统的设计带来了更新的设计方法和理念,产生了目前最常用的自顶向下的设计方法。
8.CPLD是基于 乘积项 的可编程结构,即由可编程的与阵列和固定的或阵列来完成功能。而FPGA采用查找表LUT结构的可编程结构。
9.下列标准数据类型各值的含义:‘0’_强0__、‘1’ _强1_、 ‘Z’ 高阻态 、 ‘L’ _弱0__、 ‘H’ __弱1__、 ‘-’ _忽略___。
10.VHDL实体部分的端口模式用来说明信号的流动方向,共有四种类型: IN 、OUT 、 BUFFER 、 INOUT 。
二、简述(15分)
什么是在系统可编程技术?它有什么特点?
答:在系统可编程技术是指不需要使用编程器,只需要通过计算机接口和编程电缆,直接在用户自己设计的目标系统中或线路板上,为重新构造设计逻辑而对器件惊醒编程或反复编程的能力。
在系统编程技术的基本特征是在器件安装到系统板上后,不需要将器件从线路板上卸下,可对器件进行直接配置,并可改变器件内的设计逻辑,满足原有的PCB布局要求。
2.设计时怎样选择CPLD和FPGA芯片?
答:从以下几个方面进行选择:
1.逻辑单元
CPLD中的逻辑单元是大单元,通常其变量数约20~28个。FPGA逻辑单元是小单元,其输入变量数通常只有几个,
2.内部互连资源与连线结构
FPGA单元小、互连关系复杂,所以使用的互连方式较多。CPLD不采用分段互连方式,它使用的是集总总线。
3.编程工艺
CPLD属于只读(ROM)型编程,可以反复编程,但它们一经编程,片内逻辑就被固定,如果数据改变就要进行重新擦写。FPGA芯片采用RAM型编程,功耗低,但掉电后信息不能保存,必须与存储器联用。每次上电时须先对芯片配置,然后方可使用。
4.规模
逻辑电路在中小规模范围内,选用CPLD价格较便宜,能直接用于系统。对于大规模的逻辑设计,则多采用FPGA.
5.FPGA和CPLD封装形式的选择
FPGA和CPLD器件的封装形式很多。同一型号的器件可以多种不同的封装。
3.变量赋值与信号赋值有何不同.
信号 变量
赋值符号
= := 功能
电路的内部连接 内部数据交换 作用范围
全局,进程和进程之间的通信 进程的内部 行为 延迟一定时间后才赋值 立即赋值 4.简述元件例化语句的作用,组成及格式。
答:把已经设计好的设计实体称为一个元件或一个模块,它可以被高层次的设计引用。引用时就会用到元件声明和元件例化语句。二者缺一不可。
1)元件声明
COMPONENT 元件实体名
PORT (元件端口信息);
END COMPONENT;
2)元件例化
例化名:元件名 PORT MAP (端口列表)
说明端口模式INOUT和BUFFER有何异同点。
答:INOUT:双向端口;BUFFER:输出并向内部反馈。
三、解释程序 (30分)
要求:
解释带有下划线的语句。
画出该程序的引脚示意图。
说明该程序逻辑功能。
程序一
library ieee; 定义元件库
use ieee.std_logic_1164.all; 使用ieee库中
ENTITY mux21 is 定义实体
port(a,b,s:in bit; a,b,s为输入端口,数据类型bit
y:out bit);
end mux21a;
architecture one of mux21 is 定义结构体
begin
文档评论(0)