网站大量收购独家精品文档,联系QQ:2885784924

《EDA复习资料1.docVIP

  1. 1、本文档共25页,可阅读全部内容。
  2. 2、有哪些信誉好的足球投注网站(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
  3. 3、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  4. 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
  5. 5、该文档为VIP文档,如果想要下载,成为VIP会员后,下载免费。
  6. 6、成为VIP后,下载本文档将扣除1次下载权益。下载后,不支持退款、换文档。如有疑问请联系我们
  7. 7、成为VIP后,您将拥有八大权益,权益包括:VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
  8. 8、VIP文档为合作方或网友上传,每下载1次, 网站将根据用户上传文档的质量评分、类型等,对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
《EDA复习资料1

? ※习题三 1、VHDL语言程序结构中必不可少的部分是:( D ) (A)库 (B)程序包 (C)配置 (D)实体和结构体 2、VHDL语言端口模式中不允许内部引用该端口信号的是( B ): (A)IN (B)OUT (C)BUFFER (D)INOUT 3、下面哪种VHDL库使用时不需声明( C ): (A)IEEE库 (B)ASIC库 (C)WORK 库 (D)ALTERA库 4、下面哪种VHDL库使用时不需声明(C ): (A)IEEE库 (B)ASIC库 (C)STD 库 (D)ALTERA库 5、能反馈输出信号至内部的端口模式是( C ): (A)IN (B)OUT (C)BUFFER (D)INOUT 6、CLK为输入信号,其正确的端口说明是:( A ) (A)CLK:IN BIT (B)CLK:OUT BIT (C)CLK:INOUT BIT (D)CLK:BUFFER BIT 7、Q0为输出信号,但内部设计会用到其反馈信号,其正确的端口说明是:( D ) (A)CLK:IN BIT (B)CLK:OUT BIT (C)CLK:INOUT BIT (D)CLK:BUFFER BIT 8、STD_LOGIC_1164程序包的正确声明方法是:( C ) (A)USE STD_LOGIC_1164 (B)USE IEEE.STD_LOGIC_1164 (C)USE IEEE.STD_LOGIC_1164.ALL (D)USE WORK.STD_LOGIC_1164.ALL 9、类属说明的正确格式是:( B ) (A)GENERIC(delay:TIME=20us); (B)GENERIC(delay:TIME:=20us); (C)GENERIC(delay TIME=20us); (D)GENERIC(delay=TIME:=20us); 10、使用STD_LOGIC数据类型,必须声明库( C ) (A)ALTERA (B)STD (C)IEEE (D)WORK 三、判断题 1、IEEE库使用时必须声明。 ( T ) 2、实体(ENTITY)不是VHDL程序所必须的。 ( F ) 3、一个实体只能有一个结构体。 ( F ) 4、OUT模式的信号也可在表达式的右边使用。 ( F ) 5、INOUT是双向信号,在表达式的右边使用时信号来自外部。 ( T ) 6、BUFFER也可在表达式的右边使用,但其含义是指内部反馈信号 ( T ) 7、结构体内部定义的数据类型、常数、函数、过程只能用于该结构体。( T ) 8、STD库使用时也必须声明。 ( F ) 9、库的好处是可使设计者共享设计成果。 ( T ) 10、库的说明语句必须放在实体前面。 ( T ) 11、配置用于描述层与层之间的连接关系和实体与结构体之间的关系。( T ) 12、类属参量为实体和外部环境通信提供一种静态信息通道,类属的值可以由设计实体外部提供。 ( T ) 答案: 一、填空题 1、IEEE 2、实体、结构体、库、程序包、配置 3、实体 4、结构体 5、IN、OUT、INOUT、BUFFER 6、ENTITY 7、ARCHITECTURE 8、IEEE库、STD库、WORK库 9、行为描述、数据流描述 10、STD_LOGIC_1164、STD_LOGIC_UNSIGNED、STD_LOGIC_ARITH 11、程序包首、程序包体 二、选择题 1、D 2、B 3、C 4、C 5、C 6、A 7、D 8、C 9、B 10、C 三、判断题 1、√ 2、X 3、X 4、X 5、√ 6、√ 7、√ 8、X 9、√ 10、√ 11、√ 12、√ ※习题四 1、TYPE week IS(sun,mon,tue,wed,thr,fri,sat); week的数据类型是( D ) (A)字符 (B)BIT (C)STD_LOGIC (D)枚举 2、VHDL语言优先级最高的运算符是( C ): (A)AND (B)OR (C)NOT (D)XOR 3、变量不能使用的程序结构部分是( A ): (A)结构体 (B)进程 (C)函数 (D)过程 4、变量不能使用的程序结构部分是( A ): (A)实体 (B)进程 (C)函数 (D)过程 5、能在进程之间传递信息的数据对象是( C ): (A)常量 (B)变量 (C)信号 (D)文件 6、a已定义为信号,b已定义为变量,下面正确的表达是:( B ) (A)a:=b (B)a=b (C)b:

文档评论(0)

lunwen1978 + 关注
实名认证
文档贡献者

该用户很懒,什么也没介绍

1亿VIP精品文档

相关文档