《FPGA下使用正交积分调制编码实现FIR滤波.docVIP

FPGA下使用正交积分调制编码实现FIR滤波 C. H. Dick 1 　chd@ee.latrobe.edu.au Fred Harris 　2 　fred.harris@sdsu.edu 1.电子工程学院,拉筹伯大学,墨尔本,澳大利亚 2.电子与计算机工程部门,圣地亚哥州立大学，圣地牙哥,国航92182 - 0190(美国) 摘要：本文论述了一个在FPGA上实现窄带FIR滤波器方面的问题。该方法使用可调的正交积分调制器去反复量化一个实输入信号流或一个复输入信号流，使得量化的精度降低到一定的程度，使得滤波器在硬件方面节约了一个全乘法器。这使得该技术在FPGA的应用方面具有很大的吸引力。反复量化的过程既保持了滤波器通带内的信号成分的动态范围，同时它对信号频谱区域内的反复量化产生的噪声进行整形使其通过滤波器后被滤除。本文滤波器的硬件构造和实施是在Xilinx公司生产的FPGA下进行的。 1 引言 引用文献中介绍了几种用可编程门阵列（FPGA）实现有限脉冲响应滤波器（FIR）的方法。因为在FPGA中实现乘法器功能单元所需价格较高，所以上面提到的几乎所有的方法都在避免使用全乘法器。Isoaho 在文献【1】中采用了基于移位的解决方法，这意味着滤波器的系数是2的幂次或者是几个2的幂次的相加组合。Mintzer 在文献 【2】中使用了分布式算法（DA），该方法在Xilinx【4】公司的FPGA实现了1-D滤波器的设计。 标准的量化器对数据的量化采用奈奎斯特采样频率对数字信号进行量化，这样可以在一定的波动范围内对数据信号进行重现。但是这种方法中量化器的分辨率每增加一比特，波动范围大约增加6bit。 当我们增加系统的动态范围以满足重现数字信号所需要的比特个数的时候，它同时影响到随后所要进行的算数运算，尤其是乘法运算。为了减少滤波器逻辑运算需求量，很多学者从高量化的滤波系数方面对滤波器设计进行很多的研究。本文转换思维方式，从另一种角度减小了算数计算量，即在输入信号通过滤波器之前采用正交积分调制编码先对其进行反复的量化。 实现窄带FIR滤波的这种方法是基于对信号的精度要求的观察而得到的。只有在滤波器带宽范围内的谱区域包括的部分才需要很高的信号精度，而信号精度差的部分被滤波器滤除不会对信号造成很大的影响。信号通过滤波器后使得信号的带宽减小，而过采样相当于给信号的带宽带来了冗余。这种冗余可以通过采用少量的比特数去表示采样信号而不是用原始的输入量化器除去，这样可以更好的恢复出谱区域内我们所关心的那部分信号。 ２　系统描述 图1是对输入信号进行三角积分调制编码的FPGA FIR滤波器的原理框图。如图所示，模拟输入信号x(t)首先通过一个采样频率为的线性卷积量化器得到数字信号x(n). x(n)再通过三角积分调制器进行编码，从而得到信号。的采样率是，要远远小于，从而使得滤波器的实现变得简单。通过滤波器的输出信号的采样精度是比特每采样长度。的滤波系数和滤波器的采样输出均是高精度不动点数。因为通过三角积分调制器的是已经量化之后的数据流，所以它又可以被称之为数字重量化器。重量化器采用噪声整形技术将重量化所产生的噪声分散到滤波器的频谱的动态范围差对滤波影响很小的其他部分，例如滤波器的阻带范围。这样的话当信号通过滤波器后，噪声就得以滤除。这种方法中重量化器中有一个可调因子，通过调节这个可调因子来控制噪声功率谱的重新分配。这样，调制器就可以设计出任何想达到的精度的重量化。重量化的的量化输出精度越高，带宽的动态范围就越大。 图1　FPGA中基于输入信号的三角积分的的FIR滤波器的原理框图 3 正交数字重量化 在文献【5】中，我们介绍了一种观念即在误差反馈三角积分调制器的反馈路径中增加一个可调的实值因子并将其应用于低通、带通及高通数字量化器中。这里，我们将这一思想进行扩展，通过在反馈中增加一个复合预测误差滤波器来构造出一个所谓的正交数字重量化器。这种新的构建方法如图2所示。该设计中输入信号既可以是实信号也可以是复信号。 图2 应用三阶复杂预测误差滤波器的正交重量化器 这种设计的复杂程度多数取决于反馈路径中的正交滤波器的个数。然而，我们只需要一个包含3到7个抽头系数的低阶滤波器即可。这种滤波器通过运用分布式算数【3】方法可以有效的被应用于XilinX公司所生产的FPGA中。一个应用了一个5抽头的预测误差滤波器的重量化器占了将近220个XilinX4000系列的结构逻辑块【4】。 4 滤波实现及结果 图3展示了重量化器和滤波器的带通实现。图3a是一个16比特的实测试信号的频谱图。关键是要恢复出的最高频率部分并使得带内的最大波动范围是80dB。对于一个实输入信号，可以通过使用少量的比特个数来对Q路信号进行编码来获得动态范围的需求，对于I路信号来说所需要的比特数要比