《FPGA信号发生器.docVIP

三相函数信号发生 摘要 本文从DDS基本原理出发，利用FPGA来产生正弦波，可以实现频率和相位的控制和调节。相对于现在的DDS芯片，FPGA更加的灵活和方便。同时，也是未来得发展方向。 关键词：信号发生器 FPGA DDS AVR 目录 摘要 I 一、设计要求 1 二、设计方案 1 三、单元模块设计 2 四、系统软件设计 4 五、系统功能、指标参数 5 1、测试仪器 6 2、整机测试 6 六、设计总结 6 参考文献 6 附录A 7 附录B 8 一、设计要求 1．基本要求 （1）制作完成一路正弦波信号输出，频率范围20Hz～20kHz； （2）具有频率设置和频率步进功能，频率步进10Hz； （3）输出信号频率稳定度优于10-5，用示波器观察时无明显失真； （4）输出电压幅度：在10kΩ负载电阻上的电压峰-峰值Vopp≥20V； （5）数字显示正弦波的电压有效值、频率等，电压有效值精度5%，频率精度0.1%。 2．发挥部分 （1）将正弦波输出信号扩展到三相输出，波形无明显失真，频率可调范围扩展到1Hz～30kHz，频率步进1Hz； （2）在上述信号频率范围内，任两相间的相位差在0°～359°范围内可任意预置，相位差步进1°； （3）在1Hz～30kHz频率范围内，增加矩形波输出信号，频率可任意预置，频率步进2Hz，频率精度0.05%；矩形波信号的占空比可以预置，占空比步进，当占空比为时，误差≤±； （4）信号发生器能输出载波频率约为10kHz的调频信号输出，要求调制信号频率在100Hz～1kHz频率范围内可变，用示波器观察载波信号无明显失真； 二、设计AD9959可以实现最多16电平的频率、相位和幅度调制，还可以工作在线性调频、调相或调幅模式。AD9959的应用范围包括相控阵列雷达／卢纳系统、仪表、同步时钟和RF信号源有4路带10位DAC的DDS通道，最高取样频率为500 MSPSFPGA实现DDS技术，把DDS中的ROM改用SRAM，SRAM作为一个波形抽样数据的公共存储器，只要改变存储波形信息的数据，就可以灵活地实现任意波形发生器。利用专门DDS芯片开发的信号源比较多，它们输出频率高、波形好、功能也较多，但它们的ROM里一般都只存有一种波形（正弦波），加上一些外围电路也能产生少数几种波形，但速度受到很大的限制，因此使用不是很灵活。用FPGA设计DDS电路比采用专用DDS芯片更为灵活。因为只要改变SRAM中的数据，就可以产生任意波形，因而具有相当大的灵活性。FPGA芯片还支持在线升级，将DDS设计嵌入到FPGA芯片所构成的系统中，并采用流水线技术，其系统成本并不会增加多少，而购买专用芯片的价格则是前者的很多倍。因此，采用FPGA来设计DDS系统具有很高的性能价格比。三、单元模块设计 2、FPGA DDS模块（参考附录） 3、单片机最小系统级显示电路 4、DA转换器模块 5、3路OPA452,后级运算放大电路 四、系统 五、系统功能、指标参数六、设计总结参考文献 附录B DDS得VHDL程序: library ieee; use ieee.std_logic_1164.all; use IEEE.STD_LOGIC_arith.all; use IEEE.STD_LOGIC_unsigned.all; use work.sine_lut_pkg.all; package dds_synthesizer_pkg is component dds_synthesizer generic( ftw_width : integer ); port( clk_i : in std_logic; rst_i : in std_logic; ftw_i : in std_logic_vector(ftw_width-1 downto 0); phase_i : in std_logic_vector(PHASE_WIDTH-1 downto 0); phase_o : out std_logic_vector(PHASE_WIDTH-1 downto 0); ampl_o : out std_logic_vector(AMPL_WIDTH-1 downto 0) ); end component; end dds_synthesizer_pkg; package body dds_synthesizer_pkg