清华大学微机原理第2章详解.ppt

第2章 16位和32位微处理器 教学建议，本章重点为 8086的编程结构，尤其是寄存器组； 8086标志寄存器各个标志的含义； 8086的读写时序、总线操作和中断机制； Pentium的先进技术； Pentium的工作方式； Pentium的原理结构、寄存器组和描述符； Pentium的主要信号； Pentium的总线状态； Pentium的中断机制和中断描述符表； Pentium的段页两级保护机制。 微处理器的性能指标 ① 字长 ② 主频 图2.1 8086的编程结构 1．总线接口部件 ① 4个段地址寄存器， CS 16位的代码段寄存器 DS 16位的数据段寄存器 ES 16位的附加段寄存器 SS 16位的堆栈段寄存器 ② 16位的指令指针寄存器IP ③ 20位的地址加法器 ④ 6字节的指令队列缓冲器 2. 执行部件 4个通用寄存器，即AX、BX、CX、DX 4个专用寄存器，即BP、SP、SI、DI 标志寄存器 算术逻辑部件 标志寄存器； 根据功能，分为两类 状态标志 控制标志 状态标志 SF ZF PF CF AF OF 控制标志 DF IF TF 3. 8086的总线周期的概念 4个时钟周期， T1状态 T2状态 T3状态 T状态 T4状态 图2.2典型的8086总线周期序列 最小模式和最大模式的概念 最小模式 最大模式 两个协处理器 数值运算协处理器8087 输入/输出协处理器8089 8086的引脚信号和功能 注意下列几点： ①?8086的数据线和地址线是复用的， ②?8086可用高8位传送1字节，也可用低8位传送1个字节，还可一次传送1个字 ③?RESET是系统复位信号 8086的引脚 引脚信号 ① GND、VCC 地和电源 ② AD15～AD0 地址/数据复用引脚，双向工作 ③ A19/S6～A16/S3 地址/状态复用引脚，输出 ④ BHE＃/S7 高8位数据总线允许/状态复用引脚，输出 ⑤ NMI 非屏蔽中断引脚, 输入 ⑥ INTR 可屏蔽中断请求信号, 输入 ⑦ RD＃ 读信号，输出 ⑧ CLK) 时钟，输入 ⑨ RESET(reset) 复位信号，输入 ⑩ READY(ready) “准备好”信号，输入 ⑾ TEST＃(test) 测试信号，输入 ⑿ MN/MX＃ 最小和最大模式控制信号，输入  最小模式 最小模式信号 ① INTA＃ 中断响应信号，输出 ② ALE 地址锁存允许信号，输出 ③ DEN＃ 数据允许信号，输出 ④ DT/R＃ 数据收发信号，输出 ⑤ M/IO＃ 存储器/输入/输出控制信号，输出 ⑥ WR＃(write) 写信号，输出 ⑦ HOLD和HLDA 总线保持请求信号和总线保持响应信号 最小模式配置图 最小模式连接特点： MN/MX＃端接+5V 时钟发生器 地址锁存器 存储器和外设较多时，需要总线收发器 M/IO、RD、WR信号的关系 图2.5 8284A和8086的连接 最大模式（ QS1、QS0 指令队列状态信号） S2#、S1#、S0# 总线周期状态信号 最大模式下的典型配置 总线控制器8288的连接 微型机系统主要操作 ① 系统的复位和启动操作； ② 暂停操作； ③ 总线操作； ④ 中断操作； ⑤ 最小模式下的总线保持； ⑥ 最大模式下的总线请求/允许。 系统的复位和启动操作 CS=FFFFH IP＝0000H 复位操作的时序。 总线读操作 写操作时序 中断操作和中断系统 两大类： 硬件中断； 软件中断。 8086的中断分类 中断向量和中断向量表 硬件中断 NMI INTR 硬件中断的响应和时序 ? 从数据总线上读取中断类型码，将其存入内部暂存器。 将标志寄存器的值推入堆栈。 把标志寄存器的中断允许标志IF和跟踪标志TF清零。 将断点保护到堆栈中。 找到中断向量，转入相应的中断处理子程序 8086对中断的响应 中断响应要用两个总线周期。 可屏蔽中断时，CPU执行的总线时序： 第1步，执行2个中断响应总线周期 第2步，执行1个总线写周期 第3步，将标志寄存器的中断允许标志IF和单步标志TF置成0 第4步，执行1个总线写周期 第5步，执行1个总线写周期 第6步，执行1个总线读周期 第7步，执行1个总线读周期 中断处理子程序 保护中断现场。 设置中断允许标志IF来开放中断 中断处理的具体内容 恢复寄存器 中断返回指令 软件中断的特点 ① 中断类型码由指令提供。 ② 不执行中断响应总线周期。 ③ 不受中断允许标志IF的影响 ④ 执行软件中断时，对外部硬件中断请求的反映不同于硬件中断 ⑤软件中断没有随机性 最小模式下的总线保持 总线保持请求/