{新}EDA与电子技术课程设计.ppt

EDA与电子技术课程设计 教材：EDA与数字系统设计 李国丽 朱维勇 栾铭主编 绪论 门电路、触发器等称为逻辑器件； 由逻辑器件构成，能执行某单一功能的电路，如计数器、译码器、加法器等，称为逻辑功能部件； 由逻辑功能部件组成的能实现复杂功能的数字电路称数字系统。 数字系统设计方法简介 明确设计要求，确定系统的输入/输出 ； 确定整体设计方案 ； 自顶向下（top-down）的模块化设计方法 。 数字系统的设计层次 选用通用集成电路芯片构成数字系统； 应用可编程逻辑器件实现数字系统； 设计专用集成电路(单片系统)。 应用可编程逻辑器件（Programmable Logic Device PLD）实现数字系统设计，是目前利用EDA(Electronic Design Automation )技术设计数字系统的潮流。 这种设计方法以数字系统设计软件为工具，将传统数字系统设计中的搭建调试用软件仿真取代，对计算机上建立的系统模型，用测试码或测试序列测试验证后，将系统实现在PLD芯片或专用集成电路上，这样最大程度地缩短了设计和开发时间，降低了成本，提高了系统的可靠性。 PLD简介 数字集成电路的发展过程： 电子管 晶体管 小中规模集成电路（SSI，MSI） 大规模集成电路（LSI） 超大规模集成电路(VLSIC) 具有特定功能的专用集成电路(Application Specific Integrated Circuit ASIC) 为使ASIC的设计周期尽可能短， 出现了现场可编程逻辑器件(Field Programmable Logic Device FPLD)，其中应用最广泛的当属CPLD和FPGA。 CPLD：Complex Programmable Logic Device FPGA ：Field Programmable Gate Array 统称为PLD或CPLD/FPGA。 PLD发展过程 早期： PROM、 EPROM 、EEPROM 70年代中期：Programmable Logic array PLA 70年代末：美国MMI公司Programmable array Logic PAL 80年代中期：Altera公司Generic Array Logic GAL 共同特点：低密度PLD，结构简单，设计灵活， 规模小，难以实现复杂的逻辑功能。 PLD发展过程 80年代中期：Altera公司 Erasable Programmable Logic Device EPLD 1985年：Xilinx公司 Field Programmable Gate Array FPGA 80年代末：Lattice公司提出In System Programmable ISP）技术，相继出现了一系列具备在系统可编程能力的复杂可编程逻辑器件 (Complex Programmab1e Logic Device CPLD)。 共同特点：高密度、高速度、低功耗结构体系更灵活、适用范围更宽 ，设计风险为零。 PLD发展过程 90年代以后，高密度PLD在生产工艺、器件的编程和测试技术等方面都有了飞速发展，CPLD的集成度一般可达数千甚至上万门 。 Altera的EPF10K10每片含62000?158000个可使用门，重复擦写次数达10万次以上。 PLA、PAL、GAL、EPLD、FPGA、ISP-PLD的基本结构在《数字电子技术基础》的第八章有介绍 EDA软件种类及各自特点 专门用于开发FPGA和CPLD的EDA工具分为五个模块： 1．设计输入编辑器（xilinx的Foundation、Altera的MAX+plus2等） ； 2．仿真器（如Mentor公司的ModelSim，Cadence公司的Verilog-XL，NC-Verilog等） ； 3．HDL综合器（Synopsys公司的FPGA Compiler、FPGA Express 等）； 4．适配器（或部局布线器）（如Lattice公司的ispEXPERT 中有自己的适配器）； 5．下载器（编程器）。 MAX+Plus210.0（学生版 ）支持的器件 1、EPF10K10，EPF10