{新}VHDL课件 第一章-概述.ppt

1.晶体管的发明 理论推动 19世纪末20世纪初发现半导体的三个重要物理效应 光电导效应 光生伏特效应 整流效应 量子力学 材料科学 需求牵引：二战期间雷达等武器的需求，真空电子管无法满足高频、便携性、可靠性等要求。 晶体管的发明 1946年1月，Bell实验室正式成立半导体研究小组：W. Schokley(肖克莱)，J. Bardeen(巴丁)、W. H. Brattain(布拉顿) Bardeen提出了表面态理论， Schokley给出了实现放大器的基本设想，Brattain设计了实验； 1947年12月23日，第一次观测到了具有放大作用的晶体管； 晶体管的发明 2.集成电路的发明 1952年5月，英国科学家G. W. A. Dummer(达默)第一次提出了集成电路的设想。 1958年以德克萨斯仪器公司（TI）的科学家基尔比(Clair Kilby)为首的研究小组研制出了世界上第一块集成电路，并于1959年公布了该结果。 集成电路的发明 集成电路的发明 集成电路的发明 平面工艺的发明： 1959年7月， 美国Fairchild 公司的Noyce发明第一块单片集成电路，利用二氧化硅膜制成平面晶 体管，并用淀积在二氧化硅膜上的、和二氧化硅膜密接在一起的导电膜作为元器件间的电的连接(布线)。这是单片集成电路的雏形，是与现在的硅集成电路直接有关的发明。由此，将平面技术、照相腐蚀和布线技术组合起来，获得大量生产集成电路的可能性。 Noyce发明的第一块单片集成电路 第一块单片集成电路专利 集成电路的发展 从集成电路的布图风格看，集成电路设计方法可以分成： 全定制(Full-Custom)方法； 定制(Custom)方法； 标准单元(Standard Cell, SC) 通用单元(General Cell,GC) 半定制(Semi-Custom)方法； 门阵列(Gate Array, GA) 有通道门阵列法 门海法 - 线性阵列(Linear Array) 可编程逻辑器件(PLD)，现场可编程。 PLA、PAL和GAL FPGA和CPLD 标准单元设计 标准单元版图示例 VHDL综合 VHDL综合 EDA技术实现目标 基于VHDL的自顶向下设计方法 常用EDA工具 QuartusII EDA技术的优势 EDA的发展趋势 SystemC VHDL Verilog HDL SystemVerilog 硬件描述语言HDL 硬件描述语言VHDL VHDL语言的英文全名是Very High Speed Integrated Circuit Hardware Description Language即超高速集成电路硬件描述语言。 美国国防部电子系统项目有众多的承包公司。由于各公司技术路线不一致，许多产品不兼容，他们使用各自的设计语言，造成了信息交换困难和维护困难。国防部为他们的超高速集成电路提供一种硬件描述语言，要求各公司的合同都用它来描述，以避免产生歧义。 VHDL工作小组于1981年6月成立，提出了满足电子设计要求的能够作为工业标准的HDL。1983年，提出语言版本和开发软件环境。1986年IEEE标准化组织开始工作，讨论VHDL语言标准，于1987年12月通过标准审查，并宣布实施，即IEEE STD 1076-1987[LRM87]。1993年VHDL重新修订，形成新的标准即IEEE STD 1076-1993[LRM93]。 美国国防部实施新的技术标准，要求电子系统开发商的合同文件一律采用VHDL文档。即第一个官方VHDL标准得到推广、实施和普及。 VHDL的特点 优点： （1）功能强大、设计灵活 （2）强大的系统硬件描述能力 （3）移植能力强 （4）VHDL语法规范、标准，易于共享与复用 （5）支持广泛，易于修改 （6）与工艺无关 （7）易于ASIC移植 （8）上市时间短，成本低 缺点： （1）不具有描述模拟电路的能力 （2）综合工具生成的逻辑实现有时并不是最佳 （3）EDA工具的不同导致综合质量的不同 集成电路的设计过程： 设计创意 + 仿真验证 功能要求 行为描述（VHDL） Sing off 集成电路芯片设计过程框架 是 行为仿真 综合、优化——网表 时序仿真 布局布线——版图 后仿真 否 是 否 否 是 —设计业— 把抽象的实体结合成单个或统一的实体。 图1-2 编译器和综合功能比较 图1-3 VHDL综合器运行流程 目标：是完成专用集成电路ASIC的设计和实现 图1-1 EDA技术实现目标 图1-4 自顶向下的设计流程 一般ASIC设计的流程 2.2.2 一般ASIC设计的流程 2.