多功能数字钟的设计及制作[精选].doc

多功能数字钟的设计及制作 1.设计分析 本次设计的数字钟具有校时功能。我们需要在先设计一个基本的数字钟，然后在此基础上增加校时电路。一个基本的数字钟由三个部分组成：秒脉冲产生电路，计数电路，译码显示电路，然后就是加上校时电路，一个四部分构成了本次设计的多功能数字钟，其总体方框图如图1-1 图1-1 总体方框图 2.设计内容 2.1秒脉冲产生部分 本设计使用由555定时器构成的多谐振荡器来产生1HZ的信号。 虽然此振荡器没有石英晶体稳定度和精确度高，由于设计简单而成为了设计时的首选。只要在555定时器电路外部配上两个电阻及两个电容元件，并将某些引脚相连，就可以方便地构成多谐振荡器。555定时器是数字脉冲产生的核心芯片，所以在了解其原理之前，我们需了解555定时器。555定时器逻辑符号如图2-1所示： 图2-1 555定时器逻辑符号 管脚功能如表2-1所示： 表2-1 555定时器管脚说明 TH TR R OUT D × × L L 接通 2/3Vcc 1/3Vcc H L 接通 2/3Vcc 1/3Vcc H 原状态 原状态 × 1/3Vcc H H 关断 利用上述原理设计的多谐振荡器如图2-2所示： 图2-2 秒脉冲电路 根据原理和元件图，结合一阶电路暂态过程的三要素法，可以计算出充放电的时间，两者相加即为脉冲周期，脉冲周期的倒数即为脉冲频率。 充电过程的方程式： 2/3Vcc=Vcc+（1/3Vcc-Vcc）e（t1/RC） t1=(R1+R2)C*㏑2=0.7（R1+R2）C 放电过程的方程式： 1/3Vcc=0+（2/3Vcc-0）e（t1/RC） t2=R2*C㏑2=0.7R2*C 脉冲周期为： t=t1+t2=0.7（R1+2R2）C 脉冲频率为： f=1/t=1.43/（R1+2R2）C 令R1=15k，R2=68k，C=0. 01F，（其中0.01F的电容的作用是防干扰的） 代入数据，计算得，f=0.94HZ≈1HZ 基本满足实验要求。 2.2计数部分 计数部分的核心芯片是74LS9074LS90是二---五---十进制异步计数器。它有两个时钟输入CKA和CKB，其中,CPA和Q0组成一位二进制计数器，CKB和Q1Q2Q3组成五进制计数器，若将Q0与CKB相连接，时钟脉冲从CKA输入，则构成了84212BCD码十进制计数器。74LS具有异步清零和异步置九的功能。当R0全是高电平，R9至少有一个为低电平时，实现异步清零。当R0至少有一个低电平，R9全是高电平时，实现异步置九。当R0，R9都有低电平时，实现计数功能。所以74LS90有两个清零端R0（1）、R0（2），两个置数端R9（1）、R9（2）。其逻辑符号如图2-3和功能表如表2-2如下： 图2-3 74LS90逻辑符号 对于设计所需的60进制和12进制，通过下图的六个74LS90级联和内部的反馈清零达到要求。在六十进制的秒分计数(如图2-4所示)中，它们的个位只需将Q0与CPB相连接，时钟脉冲从CPA输入，则构成了84212BCD码十进制计数器，R0、R9均接地，这样便可以实现0000,0001,0010，…1001,0000…十进制循环计数；而它们的十位，当出现0110时通过Q2，Q1分别接到R0（1），R0（2），来实现反馈清零，同样将Q0与CPB相连接，R9接地，这样便实现了0000，0001，0010，… 0101,0110→0000,0001…六进制循环计数，而个位与十位的级联，是从个位的Q3接到十位的CPB上，当十位的1001→0000时，Q3刚好产生下降的单脉冲，作为十位的触发脉冲，起到进位的效果；而秒到分的级联，是将秒十位的Q2接到分十位的CPB，当秒十位的0101,0110→0000时，Q2刚好产生下降的单脉冲作为分个位的触发脉冲。分十位到十个位的级联同理。 表2-2 74LS90功能表 输入 输出 ? R0 R9??R9 Q3 Q2 Q1 Q0 H ? H?? L?? × H? H?? ×?? L × ×?? H?? H L? L? L? L L? L? L? L H? L? L? H ×? L?? ×?? L L? ×?? L?? × L? ×?? ×?? L ×? L?? L?? × 计????? 数 ?????