DSP核心板使用手冊.doc

DSP核心板使用手册 一.功能说明 简述：该DSP核心板配备DSP 5402芯片、IS61LV6416 RAM芯片、AM29LV160DB FLASH芯片、AD7822BR ADC芯片、9708ARU DAC芯片、并配备接插件可扩充外围器件。 主要硬件配置： 芯片 型号 数据线 地址线 说明 主处理器：DSP芯片 TMS320VC5402 PG100 16位 20位 Mbsp总线、HPI总线 逻辑电路控制：CPLD芯片 Xilinx XC95144 PQ100 100管脚 储存器：SRAM芯片 IS61LV6416-10T 16位 16位 64Kx16bit 储存器：FLASH芯片 AM29LV160DB 16位 20位 16Mbit AD芯片 AD7822BR 8位 DA芯片 TxDAC 9708 8位 运放芯片 TLC 2274 高速CMOS运放2.2 MHz 缓冲芯片 LVTH16245A 16位 5v、3.3v混合电压三态缓冲 电源芯片 BM1117 3.3v/1.8v电压输出 二.电原理框图说明 1.电路样板 实际电路板样图1.1、1.2所示，该板为四层电路板，大小为10.7mm x 16.8mm。使用外接+5v、-5v、GND三口插座电源，电路板核心器件为TI公司的DSP芯片5402，可以稳定工作在100MHZ频率。 图1.1 核心板正面照 图1.2 核心板侧面照 2．电原理框图 如图2所示，其中双向箭头线表示的是数据总线，单向箭头线表示的是地址总线或者控制总线（注：AD接口、DA接口处的数据总线例外，这两处数据总线单向传输） 图2.电原理框图 三．电原理图说明 本章节将分别说明各个模块的电原理图 原理图使用PROTEL 2004DXP软件绘画（压缩包“DSP核心板.rar”），项目文件中包括： system.SchDoc 总体框图 power.SchDoc 电源部分原理图 DSP.SchDoc DSP芯片部分原理图 RamFlash.SchDoc 储存芯片部分原理图 CPLD.SchDoc CPLD芯片原理图 boardIO.SchDoc 板载外围器件原理图 buffer.SchDoc 缓冲器件原理图 ADDA.SchDoc AD/DA原理图 interface.SchDoc 核心板接口原理图 capacitor.SchDoc 板载滤波电容原理图 PCB1.PcbDoc PCB版图 1．电源部分power.SchDoc： 图3.10 电源部分A 如图3.10所示，核心板的电源部分A由一个4芯插座以及两个LM1117电压转换芯片组成。可通过外接5V、GND电源供电，通过LM1117转换成3.3V以及1.8V两种直流电压给核心板上的芯片供电。另外，4芯插座中第2 3针为-5V，给核心板上的AD7822芯片以及TxDAC9708芯片供应负电压。 图3.11 电源部分B 如图3.11所示，核心板的电源部分B由TPS767芯片组成（该模块目前没有使用）。可以代替LM1117芯片进行电压转换工作。该芯片是DC-DC电压芯片，输入电压为5V，输出电压为3.3V和1.8V两种规格。 2．处理器部分DSP.SchDoc： 图3.2处理器部分 处理器部分如图3.2所示，主芯片为DSP TMS320VC5402，使用JTEG调试方式。JTEG插座表示为14芯双排插座，通过74HC244芯片连接至DSP芯片上。晶振可以使用有源4脚晶振或者无源两脚晶振。 3．逻辑控制电路CPLD.SchDoc： 图3.3逻辑控制电路 CPLD 95144 如图3.3所示，核心板的逻辑控制电路由Xilinx的CPLD芯片 95144 PC100组成。该芯片使用JTEG下载方式进行逻辑编程。 CPLD完成以下几个功能： 对DSP外围读写信号IOSTRB、MSTRB、PS、DS、IS、R/W进行译码，生成IOR、IOW、ROMR、ROMW、RAMR、RAMW信号线，控制板上IO、RAM、ROM的读写。 对DSP数据地址进行译码，给板上各个资源分配地址空间。 内部设定寄存器，对板子的某些功能进行设置 占有一部分IO地址，进行简单外围器件的扩展，板上目前拥有拨盘开关、按钮、8位LED外围器件。 （注：关于CPLD的功能在第四章节会有详述） 4．储存器RamFlash.SchDoc： 图3.4 DSP外部储存器 如图3.4所示，核心板的储存器由两片IS61LV6416 SRAM芯片 以及一片AM29LV160DB FLASH芯片构成。由于5402芯片使用哈佛结构，因此片外RAM空间和片外ROM空间在地址以及读写信号上两者是分离的。 如图所示：左上角的SRAM芯片