SoC設计中的低功耗技术.doc

SoC设计中的低功耗技术 裴希杰 田泽 （Pei Xi-jie、西安石油大学计算机学院 西安 710068 计算机应用） 中图分类号TP302.1 摘要：片上系统（SoC）已成为超大规模集成（VLSI）电路的发展趋势，而低功耗也已成为其重要的设计目标。本文首先分析了CMOS电路中功耗的组成，随后详细分析了SoC设计各阶段的低功耗技术和实现方法。 关键词：SoC；低功耗技术；功耗评估； Low-Power technology in SoC design Abstract : System on chip ( SoC ) has become the very large scale integration ( VLSI ) circuit development trend, and low power consumption has also become an important design goal. This article has first analyzed the CMOS circuit power consumption composition, then a detailed analysis of the design and production of a SOC product in different stages of low power consumption te3chnology and realization method. Keywords: SoC; Low-Power Design; Power Assessment; 引言：在以往的IC(Integrated Circuit)设计中，由于使用较大的封装，可采用散热片等方法，很容易的将芯片和系统上所产生的热量散去。SoC将一个复杂的系统集成在一个芯片之上，复杂度和集成度很高，工作时产生的热量已很难使用传统发的方法释放，而温度的升高不仅会对电路的性能产生影响，甚至会损坏电路。另一方面，随着人们对于高性能便携式设备的需求不断增加，电池的续航能力不足已成急需解决的问题，但电池技术的发展相对缓慢，不可能在短期内满足需求，所以必须从另一个角度来解决这个问题，就是降低芯片的功耗，所以在芯片中加入低功耗设计就成为了解决该问题的最好办法。 功耗的组成 要想实现低功耗，就必须了解电路中功耗的来源，对于CMOS电路功耗主要分为三部分，分别是电路在对负载电容充电放电引起的跳变功耗；由CMOS晶体管在跳变过程中，短暂的电源和地导通带来的短路功耗和由漏电流引起的漏电功耗。其中跳变功耗和短路功耗为动态功耗，漏电功耗为静态功耗。以下是SoC功耗分析的经典公式： P = Pswitching + Pshortcircut + Pleakage = ACV2? + τAVIshort + VIleak （1） 其中是?系统的频率；A是跳变因子，即整个电路的平均反转比例；是C门电路的总电容；V是供电电压；τ是电平信号从开始变化到稳定的时间。 跳变功耗 跳变功耗，又称为交流开关功耗或负载电容功耗，是由于每个门在电平跳变时，输出端对负载电容充放电形成的。当输出端电平有高到低或由低到高时，电源会对负载电容进行充放电，形成跳变功耗。有公式（1）第一项可以看出，要想降低跳变功耗就需要降低器件的工作电压，减小负载电容，降低器件的工作频率以及减小电路的活动因子。 短路功耗 短路功耗又称为直流开关功耗。由于在实际电路中，输入信号的跳变需要经过一定的时间。所以当电压落到和之间时（其中和分别为NMOS管和PMOS管的阈值电压，为电源电压），这样开关上的两个MOS管会同时处于导通状态，这是会形成一个电源与地之间的电流通道，由此而产生的功耗便成为短路功耗。减少通道开启的时间，可以有效的减小短路功耗。 漏电功耗 漏电功耗主要是指有泄漏电流引起的功耗。在CMOS电路中主要有四种泄露电流，分别是亚阈值泄漏电流、栅泄漏电流、门栅感应泄漏电流和反偏结泄漏电流。电路的的漏电功耗是所有泄漏电流引起的功耗的总和。 在深亚微米工艺下，电路的功耗主要是跳变功耗，短路功耗和漏电功耗可以忽略不计，但随着工艺发展到纳米级时如图1所示，漏电功耗在整个功耗中的比例将显著提高。 图 1 不同工艺下动态功耗和静态功耗对比图 二.SoC设计中的低功耗技术 SoC功耗所涉及的方面十分广泛，但一味的追求低功耗必然会影响到其它设计目标的实现，所以如何速度、面积、功耗等因素间寻求到一个平衡点，便需要对SoC设计各阶段所采用的低功耗技术进行详细的分析。下面将从系统级设计到物理各阶段的低功耗技术和物理实现。由于功耗的估计贯穿SoC设计的各个阶段，所以首先要对它进行一个详细的了解。 2.1功耗