VHDL實现简单的8位CPU2.docVIP

VHDL实现简单的8位CPU 设计者： E-MAIL:huyugv_830913@163.com CPU具有的功能：能完成一些简单的指令 MOV AX,ADDRESS4 --将address4中的内容赋给AX寄存器（在8086/8088汇编语言中称这种寻址方式为直接寻址方式） ADD AX,ADDRESS4 -- 将address4中的内容加到AX寄存器中 SUB AX,ADDRESS4 -- 用address4中的内容减去AX寄存器中的内容 OUT -- 输出AX寄存器中的内容 HLT -- CPU停止运行 CPU工作的时序图： S0状态：程序计数器（PC）将值赋给MAR S1状态：PC=PC+1 注意：因为在设计状态机时引入了复位键（RST），为了避免一个信号有多个源，因而将时序进程（REG：PROCESS）和组合进程（COM：PROCESS）合二为一。但是产生了一个比较麻烦的事情--------------即一个状态占用了两个时钟周期。所以在设计PC=PC+1时，引入了标志寄存器（FLAG），以确保在S1状态PC只加一次 S2状态：从只读存储器（ROM）中读取汇编指令，并且将赋给指令寄存器（IR）IR=DATABUS ------------------------------------------------------------------------------------------------------------------------------------------------ 从S0-S2状态每条指令的执行都是相同的 S3状态：取出指令寄存器的高4位（汇编的指令代码）进行译码 if (temp=0000) or (temp=0001)or (temp=0010) then mar=ir(3 downto 0); --将数据存储的地址赋给MAR elsif temp=1110 then output_data=ax; -- out over elsif temp=1111 then run=0; --Hlt over end if; 有上面的程序可以看出，当指令是MOV、ADD、SUB中的一个时，取出地址 当指令是OUT时将累加器中的值输出，该条指令做完 当指令是HLT(1111)时，程序停止运行，该条指令做完 S4状态： if temp=0000 then - -MOV AX,data over ax=dataBus; elsif temp=0001 then --ADD ax,data bx=databus; f1=1; elsif temp=0010 then --SUB ax,bx bx=databus; f1=1; end if; 读出RAM 中的内容（在此设计中，用ROM代替了RAM）在此状态MOV指令结束 S5状态：为计算状态 if temp=0001 and f1=1 then ax=ax+bx; f1=0; elsif temp=0010 and f1=1 then ax=ax-bx; f1=0; end if; 当指令是ADD(0001)时，AX=AX+BX 当指令是SUB(0010)时， AX=AX-BX 此图为Modelsim se6.0的功能仿真图（结果为62 ＝（10+20+1）×2 注：×2用SHL指令实现因为其目的寄存器为Ax所以实现方法同OUT、HLT请读者自己实现） 源程序： ROM16_4.VHD --////////////////////////////////////////////////////////// --16*8ROM --CE=0时允许读 --huyugui --2005,1,28 --////////////////////////////////////////////////////////// library ieee; use ieee.std_logic_1164.all; use ieee.std_logic_unsigned.all; use ieee.std