计算机组成与系统结构试题整理剖析.doc

选择题（50分，每题2分，正确答案可能不只一个，可单选或复选） （CPU周期、机器周期）是内存读取一条指令字的最短时间。 （多线程、多核）技术体现了计算机并行处理中的空间并行。 （冯?诺伊曼 、存储程序）体系结构的计算机把程序及其操作数据一同存储在存储器里。 （计算机体系结构）是机器语言程序员所看到的传统机器级所具有的属性，其实质是确定计算机系统中软硬件的界面。 （控制器）的基本任务是按照程序所排的指令序列，从存储器取出指令操作码到控制器中，对指令操作码译码分析，执行指令操作。 （流水线）技术体现了计算机并行处理中的时间并行。 （数据流）是执行周期中从内存流向运算器的信息流。 （指令周期是取出并执行一条指令的时间。 1958年开始出现的第二代计算机，使用晶体管作为电子器件。 Cache的功能由硬件实现，因而对程序员是透明的。 CPU的基本功能包括控制操作控制时间控制数据加工。 MOS半导体存储器中，DRAM）可大幅度提高集成度，但由于刷新操作，外围电路复杂，速度慢。奔腾CPU的大多数简单指令用硬布线控制实现，在1个时钟周期内执行完毕。而对于用微程序实现的指令，也在个时钟周期内执行完毕。 从执行程序的角度看，并行指令内部并行。冯?诺依曼计算机体系结构的主要特点是使用二进制数存储程序。 广义地讲，并行性中的并发性是指两个以上事件在同一时间间隔内发生。 计算机的专用和通用是根据计算机的效率速度价格运行的经济性和适应性来划分的。 寄存器堆栈是CPU）中设置的一组专门用于堆栈的寄存器。 流水CPU通常由指令部件指令队列执行部件等几个部分组成，这几个功能部件可以组成一个多级流水线。 适配器的作用是保证I/O设备用计算机系统特性所要求的形式发送或接收信息。 为了解决多个主设备同时竞争总线权的问题，必须具有总线仲裁部件，以某种方式选择其中一个主设备作为总线的下一次主方。为了提高浮点数的表示精度，当尾数不为时，通过修改阶码并移动小数点，使尾数域的最高有效位为，这称为浮点数的规格化表示。 虚拟地址空间的大小实际上受到辅助存储器容量的限制。 一个计算机系统可以在不同的并行等级上采用流水线技术。按照流水的级别，流水线可分类为算术流水线指令流水线处理机流水线宏流水线。 一种计算机组成可以采用多种不同的计算机实现。 (R6，M(B)是存储器单元MUL R6, R7 ；(R6)×(R7)(R6 以下指令存在哪些类型的数据相关？（WAR相关）STA M(x)，R3 ；(R3)-M(x)，M(x)是存储器单元ADD R3，R4，R5 ；(R4)+(R5)-R3 以下指令存在哪些类型的数据相关？（WAW相关）MUL R3，R1，R2 ；(R1)×(R2)-R3 ADD R3，R4，R5 ；(R4)+(R5)-R3 硬布线控制器的特点是设计非常复杂，且代价很大调试非常复杂，且代价很大速度较快，主要取决于逻辑电路的延迟。 在CPU中，程序计数器用来保存下一条指令的地址。 在定点二进制运算器中，减法运算一般通过补码运算的二进制加法器来实现。在计算机系统的层次结构中，属于硬件级的是微程序设计级机器语言级。 在计算机中,CPU对主存的读取CPU对主存的写入输入设备与主存的数据交换输出设备与主存的数据交换一般都采用异步控制方式，以保证执行时的高速度。 指令格式就是指令字用二进制代码表示的结构形式。 状态条件寄存器（PSW）通常保存运算结果进借位标志运算结果溢出标志运算结果为零标志运算结果符号标志和运算结果为负标志。多模块交叉存储器是如何加速CPU和存储器之间的有效传输的？ 【解】 CPU同时访问多个模块，由存储器控制部件控制它们分时使用数据总线进行信息传递。对每一个存储模块来说，从CPU给出访存命令直到读出信息仍然使用了一个存取周期时间，而对CPU来说，它可以在一个存取周期内连续访问多个模块。各模块的读写过程将重叠进行，所以多模块交叉存储器是一种并行存储器结构。 【解】 首先由地址总线给出地址信号，然后要发出读操作或写操作的控制信号，最后在数据总线上进行信息交流。 请简述单机系统中单总线、双总线和三总线结构彼此之间有什么不同？ 【解】 单总线结构：使用一条单一的系统总线来连接CPU、主存和I/O设备。总线只能分时工作，使信息传送的吞吐量受到限制。 双总线结构：在CPU和主存之间专门设置了一组高速的存储总线，使CPU可通过专用总线与存储器交换信息，并减轻了系统总线的负担。主存仍可通过系统总线与外设之间实现DMA操作，而不必经过CPU 三总线结构：在双总线系统的基础上增加I/O总线，其中，系统总线是CPU、主存和通道（IOP）之间进行数据传送的公共通路，而I/O总线是多个外部设备与通道之间进行数据传送的公共通路。通道实际上是一台具有特殊功能的处理器，它分担