锁相环的CD4046应用报告.doc

一. 实验目的 1． 2． 3． NE564的使用方法和典型外部电路设计。 二、实验使用仪器 1．NE564锁相和调频实验板 2．200MHz泰克双踪示波器 3. FLUKE万用表 4. 射频信号发生器 5. 低频信号源 三、实验原理 本实验采用的是锁相环来实现调频的功能，锁相环是由鉴相器( PD)、环路滤波器( LF)和电压控制振荡器( VCO)三个基本部件组成。它它它是一个相位误差控制系统，它将参考信号与输出信号之间的相位进行比较，产生相位误差电压来调整输出信号的相位，以达到与参考信号同频的目的 。 锁相环的构成框图 鉴相器是相位比较器，用来比较输入信号与压控振荡器输出信号的相位，输出电压对应于这两个信号相位差的函数。环路滤波器是滤除高频分量及噪声，以保证环路所要求的性能。 压控振荡器受环路滤波器输出电压的控制，使振荡频率向输入信号的频率靠拢，直至两者的频率相 同，使得VCO输出信号的相位和输入信号的相位保持某种特定的关系，达到相位 锁定的目的。 *判断环路是否锁定的方法 在有双踪示波器的情况下，开始时环路处于失锁状态，加大输入信号频率，用双踪示波器观察压控振荡器的输出信号和环路的输入信号，当两个信号由不同步变成同步，且时，表示环路已经进入锁定状态。 锁相调频电路 在普通的直接调频电路中，振荡器的中心频率稳定度较差，而采用晶体振荡器的调频电路，其调频范围又太窄。采用锁相环的调频器可以解决这个矛盾。锁相调频原理框图如下图所示 锁相调频原理图 正如上面锁相调频原理图所示， 实现锁相调频的条件是调制信号的频谱要处于低通滤波器通带之外。使压控振荡器的中心频率锁定在稳定度很高的晶振频率上，而随着输入调制信号的变化，振荡频率可以发生很大偏移。这种锁相环路称载波跟踪型PLL，本实验中使用的锁相环是NE564。 NE564内部压控振荡器的最高工作频率是50MHz，从图10-5的逻辑框图中可以看到，NE564的内部包含一个限幅放大器，对外部的输入信号进行限幅放大，抑制寄生调幅，内部还包含压控振荡器和相位比较器。环路低通滤波器外接，内部有一个放大器对鉴相器的输出电压进行放大，然后经过直流恢复器后得到模拟信号的输出。内部还有一个斯密特触发器，可以得到TTL电平的数字信号输出。 锁相环闭环的拉氏模型方程可以表示为： 四、仿真 其输出调频波的波形如下： 仿真的时候输出的波形是完好的调频波（是正弦波的形式），而实验输出的却不是这么好看的调频波，可见仿真与实验还是不能等同的，这也告诫我们在做后续的设计电路的时候，万不能太相信仿真，仿真出了结果可是实际焊的电路未出结果是很正常的。 五、实验内容： 锁相环调频实验原理图电路原理图 电路原理：电容C12和C13是5V的直流电源的去耦电容，NE564的1脚和10脚外接5V正电源，8脚接地。12脚和13脚之间有一个可变电容，可以微调压控振荡器的中心频率，跳线开关S8可以切换固定电容，决定了载波中心频率的范围。调制信号从J2输入，滑动变阻器W2分压控制输入调制信号的幅度，电容C1是隔直电容，调制信号从6脚输入鉴相器，电阻R1和电容C2是7脚外接的滤波电路。9脚是压控振荡器的输出端，电阻R7是上拉电阻。3脚是鉴相器的另外一个输入端，当跳线S1接到锁相环路时，构成锁相环路。当跳线S1接到调频回路时，构成调频电路。调频信号直接从9脚输出，在FM OUT端可以通过示波器观察调频信号。芯片的4，5脚分别外接低通滤波器的滤波电容，跳线S3，S4的断开时，滤波电容是300pF，闭合时滤波电容是1300pF。TP4是环路低通滤波器的输出端。滑动变阻器W3可以调节低通滤波器的截止频率。滑动变阻器W1可以调节芯片2脚的基准电流，从而调整NE564的频率锁定范围。16脚是FSK解调的输出端，电阻R4是上拉电阻。TP3处可以外接示波器观察FSK解调出的TTL电平的数字基带信号。14脚是普通调频信号的解调输出端，电容C14是外接的积分电容。15脚是NE564内部斯密特触发器的迟滞电压控制端，当跳线S6闭合时，可以通过滑动变阻器W4调节迟滞电压，来获得FSK解调出的正确的数字基带信号。 实验过程： 本实验主要包括如下三个内容 1. 压控振荡器的测试；2 . 同步带和捕捉带的测量；3. 调频信号的产生和测量。 Step 1. 压控振荡器的测试 （1） （2） S1，S2，S5，S6，S7断开，S3，S4合上。在这种状态下，单独测试压控振荡器的自由振荡频率： ①将双排开关S8的5端合上，此时8200pF的固定电容接入12，13脚之间，用示波器观察TP2处的波形（压控振荡器