实验1cadence一位全加器设计..doc

实验1 一位全加器设计 实验内容 设计1位全加器电路 选择芯片设计该电路原理图 设计电路pcb（印制电路板）图 在实验板上验证该电路的正确性 实验步骤 一位全加器设计 1）设1位全加器的输入为被加数为A，加数B，低位进位Cin；输出为本位和Sum，对高位的进位为Cout。 2）根据1位加法器的运算{Cout，Sum}=A+B+Cin列真值表如表吗-1所示。 表1-1 1位加法器真值表 输入变量 输出变量 A B Cin Sum Cout 0 0 0 0 0 0 0 1 1 0 0 1 0 0 0 0 1 1 0 1 1 0 0 1 0 1 0 1 0 1 1 1 0 0 1 1 1 1 1 1 3）根据真值表列出逻辑表达式 根据一位全加器设计选择元器件，了解芯片外围特性 本位和电路设计实现分析与元件选择 从一位全加器的Sum的表达式看，该电路的实现需要两个异或门即可，第一个异或门的输入为A、B，他们的输出作为第二个异或门的输入，另一个输入为Cin，第二个异或门输出即为Sum，在他的后面可以接一个发光二极管，验证和的结果。异或门74HC86的电路引脚图如图1-1所示，内部由4个异或门组成。发光二极管的形状如图1-2所示，长针表示发光二极管正极。 向高位进位Cout的设计实现 从表达式可以看出，电路由两个与门和一个或门组成，第一个与门的输入为A、B，第二个与门输入为异或门输出和Cin，这两个与门输出就是最后的或门的输入，或门输出是Cout。与门74HC08电路图如图1-3（a）所示，或门74HC32电路引脚图如图1-3(b)所示。 3）A、B、Cin数据的设计实现 在数字系统中，1,0的数据可以由电阻和推拉开关组成，三位数据需要3个电阻和一个三路开关。电阻和推拉开关如图1-4（a）（b）所示。 4）电源电路设计 可由5V电源插孔设计实现，可由发光二极管检验电源是否接通，由电容充电稳压。电容如图1-4（c）（d）所示，DC电源插孔如图1-5所示。 图1-1 异或门74HC86的内部原理图与芯片封装图 图1-2发光二极管 （a）与门74HC08芯片封装图 (b）或门74HC32芯片封装图 图1-3 （a）电阻 （b）开关 （c）瓷介电容 （d）电解电容 图1-4 图1-5 CD 5V电源插孔 根据元器件在软件Cadence中绘制电路图，创建网络表 Cadence的安装，见软件安装方法（教材第4章） 建立工程 执行菜单命令“开始-所有程序-Cadence-Release16.3-Design Entry CIS”，显示如图1-6所示的Cadence Product Choices对话框，选择OrCAD Capture或OrCAD _Capture_CIS_option with Capture，单击ok按钮，显示OrCAD Capture设计界面。在该界面执行File-New-project命令，显示如图1-7所示的New Project对话框，在Name文本框中输入工程名为adder，在Location对话画框中输入工程所在路径f:\cadence\adder。如图1-7所示。 图1-6 图1-7 在图1-7中点击ok按钮，在OrCAD Capture设计界面显示两个标签，adder*和page1。Adder*为工程管理目录窗口，如图1-8所示。 图1-8 Adder.dsn为工程文件，SHENATIC1为原理图，PAGE1为绘制的原理图页面，要产生新的绘制页面可以用鼠标右键单击SHENATIC1，在快捷菜单中执行New Page命令，产生新的页面Page2等。Design Cache为缓存区，在原理图绘制中使用的元件名称都显示在下面，如果元件发生了改变，可以通过快捷菜单中的update cache命令对选中的原件更新。Library为自己建平面元件库管理目录，Libarary1.Olb为自己建立的元件库名，其下是自己创建的平面元件名称，一般情况下，只需创建一个自建平面元件库。Outputs下存放创建的输出文件，如网络表，包表等。PAGE1标签为绘制原理图的页面，点选该标签，显示绘图页面、绘图菜单栏和工具栏。绘制原理图的过程由菜单栏、工具栏和快捷菜单完成。 建立平面元件 在绘制原理图前，需要对没有平面原件的元器件或者使用自己的平面元件绘制相关的平面图。具体方法是： 1）点击工程标签adder*，执行菜单命令File-New-library，在资源管理窗口的library下生成library1.olb数据库，作为自己的元件库。在library1.olb名称上单击右键，在出现的快捷菜单中选择New Par