实验九复杂可编程逻辑器件CPLD的使用..docx

实验九 复杂可编程逻辑器件CPLD的使用专业年级：测控11级二班 姓名：邓皓天 学号：1107010216 实验目的：掌握利用quartus进行数字电子系统设计开发的基本方法；掌握CPLD的基本使用方法；掌握利用CPLD设计数字电子系统的方法。实验仪器： 计算机，稳压电源，quartus软件，EPM7128硬件实验板实验内容、原理及步骤：（一）利用EPM7128实现加法器内容：用quartus软件实现全加器的设计、编译和仿真原理：全加器和半加器的逻辑构成：步骤：新建一个quartus工程： 启动工程向导——选择工程的保存位置——加载已经存在的源文件——选择目标板元件利用原理图输入法创建一个半加器： 新建bdf文件——放置元件——放置I/O口——标记I/O口端口的属性——连线（如图1）——保存原理图——建立默认逻辑图形符号利用VHDL创建一个半加器： 新建VHDL文件——输入VHDL源代码——保存VHD文件——建立默认逻辑图形符号 VHDL源代码： LIBRARY ieee; USE ieee.std_logic_1164.all; ENTITY halfadder2 IS PORT (a,b : IN bit; s,c : OUT bit); END halfadder2; ARCHITECTURE behave OF halfadder2 IS BEGIN s=((not a)and b) or (a and not(b)); c=a and b; END behave;利用两个半加器构成一个全加器：新建bdf文件——加载前面生成的两个半加器模块——绘制全加器（如图2）——保存原理图对全加器进行逻辑仿真分析：编译工程——新建仿真波形文件——添加需要仿真的信号——选择仿真时长——为电路输入端口添加激励波形（如图3）——保存VWF文件——启动仿真，观察结果（如图4）图3 激励信号设置将编译好的逻辑下载到目标板：绑定引脚（引脚配置如图5）——连接实验线路——再次编译工程文件——下载配置文件图5 引脚配置观察运行结果：拨动开关K1.K2.K3，观察LED A0.A1的亮灭情况，满足全加器的逻辑关系。 （二）7段LED数码显示管的动态扫描显示1.内容：利用动态扫描的方法实现7段LED数码显示管的驱动2.原理：步骤：设计并编译驱动电路： 新建一个quartus工程，利用原理图设计的方法构建7段LED数码显示管动态扫描驱动电路（如图6），保存好工程和源文件后编译一次。引脚绑定：根据表1-1的要求将编译好的信号分配到指定的器件引脚，完成引脚分配后再次编译工程。连接好实验电路：利用并口延长线将计算机的并口连接到实验板的下载口，将稳压电源调节到5.5V并连接到实验板的电源端口。将配置文件下载到目标板观察运行结果：①．将实验板J5跳线的Q20短路，7段数码管扫描变慢。②．将实验板J5跳线跳至Q16，扫描速度加快。③．将实验板J5跳线跳至Q13，此时显示屏的扫描速度非常快，以至于感觉所有的数码管同时点亮。 表1-1图一 半加器图二 全加器图三 仿真结果图四图五图六