数字式闹钟电路设计报告..doc

数字式闹钟电路设计报告 目录 设计任务和要求……………………………………(1) 设计方案的选择与论证……………………………(2) 电路设计计算与分析………………………………(5) 总结及心得…………………………………………(15) 附录…………………………………………………(17) 参考文献……………………………………………(18) 一．设计任务和要求 数字式闹钟的具体要求如下： (1) .时钟功能：具有24小时或12小时的计时方式，显示时、分、秒。 (2) .具有快速校准时、分、秒的功能。 (3) .能设定起闹时刻，响闹时间为1分钟，超过1分钟自动停；具有人工止闹功能；止闹后不再重新操作，将不再发生起闹。 二．设计方案的选择与论证 2.1 数字闹钟的设计思想 要想构成数字钟，首先应选择一个脉冲源——能自动地产生稳定的标准时间脉冲信号。而脉冲源产生的脉冲信号的频率较高，因此，需要进行分频，使得高频脉冲信号转变为适合于计时的低频脉冲信号，即“秒脉冲信号”（频率为1HZ）。经过分频器输出的秒脉冲信号到计数器中进行技术。由于计时的规律是：60秒=1分，60分=1小时，24小时=1天，就需要对计数器分别设计为60进制，60进制和24进制（本次我选作24进制）的，并发出驱动信号。各计数器输出信号经译码器、驱动器到数字显示器，按“时”、“分”、“秒”顺序将数字显示出来。 值得注意的是：任何计时装置都有误差，因此应考虑校准时间电路。校时电路一般采用自动快速调整和手动调整，“自动快速调整”可利用分频器输出的不同频率的脉冲使显示的时间自动迅速调整。“手动调整”可利用手动的节拍调准显示时间。基于要求本次采用了自动快速调整。 数字闹钟要求有定时响闹的功能，故需要提供设定闹时电路和对比起闹电路。设时电路应共享译码器、驱动器到数字显示器，以便使用者设定时间，并可减少电路的芯片数量；而对比起闹电路提供声源，应具有人工止闹功能，止闹后不再重新操作，将不再发生起闹等功能。 2.2 数字闹钟组成框图及工作过程 数字闹钟的组成框图如图1.1所示:分别由数码显示电路，计数器,校时电路，脉冲产生的分频器及振荡器，闹时设置电路和闹时电路。 它的工作过程：它共有5个开关：A—显示切换，B—手动止闹，C—设置闹时（小时），D—设置闹时（分钟），E（单刀双掷）—选择计时通路或校时通路（小时），F（单刀双掷）—选择计时通路或校时通路（分钟）。 启动前，A、B、C、D都断开，E、F接正常计时通路；启动后，会有一个瞬间脉冲，导致显示不正常（此时闹时与计时数据相同），故需一次校准。校准时，先校准小时：E掷校时通路，当显示与外在时钟同样时，将E掷回正常计时通路；再校准分钟：F掷校时通路，当显示与外在时钟同样时，将E掷回正常计时通路。这样之后电路就有了正常计时功能。（注意：本电路不提供秒校准。） 接下来使用闹钟功能。第一步，切换显示：将A连通；第二步，设置闹时：对小时设置—将C连通，闹时时计数器会提供计数，时显示器从0-9快速跳转，当达到想要小时时，将C断开，对分钟设置—将D连通，闹时分计数器会提供计数，分显示器从0-9快速跳转，当达到想要分钟时，将D断开；第三步，启动闹时：将B连通。这样就完成了闹时设置，之后就是等待蜂鸣器定时响闹。 图1-1：数字闹钟的原理框图 其中设置闹时电路较复杂。它的框图如图1-2： 图1-2 三．电路设计计算与分析 3.1 秒信号电路 它是数字闹钟的核心部分，它的精度和稳度决定于数字钟的质量，通常使用晶体振荡器发出的脉冲经过整形，分频获得1Hz的秒脉冲。 本次我选用多谐振荡器。多谐振荡器电路与分频电路如图1.3所示。此电路为计数器提供计数秒脉冲和计数器提供校时脉冲，并支持闹时电路的设时所需的快速脉冲。 图1-3：多谐振荡器电路与分频电路 由 3脚输出频率：f=1/(R3+2R2)C1Ln2，电路中多谐振荡器的频率设计为2Hz，设置R3为58KΩ，R2为80KΩ，C1为3μF。 f=1/(R3+2R2)C1Ln2=1/0.7(58+160)*3=2Hz 调节大小可使频率 为2Hz。多谐振荡器产生的2Hz脉冲信号经过由D_FF组成的分频器，进行2分频，输出1Hz的秒脉冲为计数器的计数脉冲。 D触发器（D_FF）的引脚如图1-4所示： 图1-4 LM555CM 555定时器的引脚图如图1-5所示： 图1-5:D触发器引脚图 3.2 时、分、秒计数器 秒信号经过秒计数器、分计数器、时计数器之后。分别传到显示电路，以便实现数