汉明码的编解码在fpga上的实现..doc

南 京 大 学 金 陵 学 院 本 科 毕 业 论 文 院 系 信息科学与工程系 专 业 电子信息科学与技术 题 目 在FPGA上设计汉明码的编码器和解码器 年 级 四 学号 0880222009 学生姓名 房摘 要 本文用Verilog语言实现了汉明码的编码和译码。在介绍汉明码编码和译码原理的基础上,设计出了汉明码的编码器和译码器，写出了基于Verilog实现的源程序,并通过modelsim软件的仿真。 关键词：现场可编程门阵列；verilog；汉明码 ABSTRACT This passage realized code and decode of hamming with language of verilog.Based on the theory of introduction of code and decode of hamming,this passage designed coder and decoder of hamming.The source program was written by verilog language. The soft of modelsim simulated and tested the program. Keywords：fpga; verilog; hamming  目录 序言 1 第一章 Modelsim简介和仿真的基本步骤 2 1.1 modelsim简介 2 1.2 modelsim仿真的基本步骤 2 第二章 Verilog的基础知识 4 2.1 verilog的主要功能 4 2.2 verilog基本语法 4 2.2.1 wire型和reg型 4 2.2.2 initial模块和always模块 5 2.2.3 边沿和电平触发事件 5 2.2.4 条件语句 6 2.2.5 阻塞和非阻塞赋值 6 2.2.6 组合逻辑电路 7 2.2.7 时序逻辑电路 7 第三章 汉明码的编译码设计 9 3.1 汉明码的原理 9 3.1.1 基本概念 9 3.1.2 监督矩阵 H 10 3.1.3 生成矩阵G 10 3.1.4 伴随式（校正子）S 10 3.2 汉明码的编码器设计 11 3.2.1 编码器的设计流程图 11 3.2.2 代码设计 12 3.2.3 仿真波行及其分析 14 3.3 汉明码解码器的设计 14 3.3.1 解码器的设计流程图 15 3.3.2 代码设计 15 3.3.3 仿真波形及其分析 16 3.4 汉明码的编码器和译码器的连接 17 结束语 19 致谢 20 参考文献 21 附录 22 序言 硬件语言（HDL）概述 硬件描述语言（Hardware Description Language） 是硬件设计人员和电子设计自动化(EDA)工具之间的界面.其主要目的是用来编写设计文件建立电子系统行为级的仿真模型。即利用计算机的巨大能力对用Verilog HDL或VHDL建模的复杂数字逻辑进行仿真,然后再自动综合以生成符合要求且在电路结构上可以实现的数字逻辑网表（Netlist）,根据网表和某种工艺的器件自动生成具体电路然后生成该工艺条件下这种具体电路的延时模型仿真验证无误后用于制造ASIC芯片或写入CPLD和FPGA 器件中。 在EDA技术领域中把用HDL语言建立的数字模型称为软核(Soft Core) 把HDL建模综合后生成的网表称为固核（Hade Core）,对这些模块的重复利用缩短了开发时间。提高了产品开发率提高了设计效率。 随着PC平台上的EDA工具的发展,平台上的Verilog HDL和VHDL仿真综合性能已相当优越,这就为大规模普及这种新技术铺平了道路.目前国内只有少数重点设计单位和高校有一些工作站平台上的EDA工具而且大多数只是做一些线路图和版图级的仿真与设计,只有个别单位展开了利用Verilog HDL和VHDL模型(包括可综合和不可综合的)进行复杂的数字逻辑系统的设计.随着电子系统向集成化大规模高速度的方向发展,HDL语言将成为电子系统硬件设计人员必须掌握的语言。 第