《触发器和时序逻辑电路》习题参考答案一、填空题1、仅具有保持和.docVIP

《触发器和时序逻辑电路》习题参考答案 一填空题 1、仅具有保持和翻转功能的触发器是（ ）。 A、JK触发器 B、T触发器 C、D触发器 D、Tˊ触发器 2、触发器由门电路构成，但它不同门电路功能，主要特点是（ ） A、具有翻转功能 B、具有保持功能 C、具有记忆功能 3、TTL集成触发器直接置0端RD和直接置1端SD在触发器正常工作时应（ ） A、RD=1，SD=0 B、RD=0，SD=1 C、保持高电平“1” D、保持低电平“0” 4、按触发器触发方式的不同，双稳态触发器可分为（ ） A、高电平触发和低电平触发 B、上升沿触发和下降沿触发 C、电平触发或边沿触发 D、输入触发或时钟触发 5、按逻辑功能的不同，双稳态触发器可分为（ ）。 A、RS、JK、D、T等 B、主从型和维持阻塞型 C、TTL型和MOS型 D、上述均包括 6、为避免“空翻”现象，应采用（ ）方式的触发器。 A、主从触发 B、边沿触发 C、电平触发 D、上述均包括 7、为防止“空翻”，应采用（ ）结构的触发器。 A、TTL B、MOS C、主从或维持阻塞 D、上述均包括 8、描述时序逻辑电路功能的两个必不可少的重要方程式是（ ）。 A、次态方程和输出方程 B、次态方程和驱动方程 C、驱动方程和时钟方程 D、驱动方程和输出方程 9、用8421BCD码作为代码的十进制计数器，至少需要的触发器触发器个数是（ ）。 A、2 B、3 C、4 D、5 10、按各触发器的状态转换与时钟输入CP的关系分类，计数器可分（ ）计数器。 A、同步和异步 B、加计数和减计数 C、二进制十进制 11、能用于脉冲整形的电路是（ ）。 A、双稳态触发器 B、单稳态触发器 C、施密特触发器 D、上述均包括 12、四位移位寄存器构成的扭环形计数器是（ ）计数器。 A、模4 B、模8 C、模16 13、下列叙述正确的是（ ） A、译码器属于时序逻辑电路 B、寄存器属于组合逻辑电路 C、555定时器属于时序逻辑电路 D、计数器属于时序逻辑电路 14、利用中规模集成计数器构成任意进制计数器的方法是（ ） A、复位法 B、预置数法 C、级联复位法 15、不产生多余状态的计数器是（ ）。 A、同步预置数计数器 B、异步预置数计数器 C、复位法构成的计数器 D、上述均包括16、数码可以并行输入、并行输出的寄存器有（ ） A、移位寄存器 B、数码寄存器 C、二者皆有 17、改变555定时电路的电压控制端CO的电压值，可改变（ ） A、555定时电路的高、低输出电平 B、开关放电管的开关电平 C、比较器的阈值电压 D、置“0”端R的电平值二、判断题 1、集成计数器通常都具有自启动能力。 （ ） 2、使用3个触发器构成的计数器最多有8个有效状态。 （） 3、同步时序逻辑电路中各触发器的时钟脉冲CP不一定相同。 （） 4、利用一个74LS90可以构成一个十二进制的计数器。 （） 5、用移位寄存器可以构成8421BCD码计数器。 （） 6、555电路的输出只能出现两个状态稳定的逻辑电平之一。 （） 7、施密特触发器的作用就是利用其回差特性稳定电路。 （） 8、莫尔型时序逻辑电路，分析时通常不写输出方程。 （） 9、十进制计数器是用十进制数码“0～9”进行计数的。 （） 10、利用集成计数器芯片的预置数功能可获得任意进制的计数器。 （）、简述题 1、时序逻辑电路的基本单元是什么？组合逻辑电路的基本单元又是什么？ 答：时序逻辑电路的基本单元是触发器，组合逻辑电路的基本单元是门电路。 2、何谓“空翻”现象？抑制“空翻”可采取什么措施？ 答：所谓“空翻”，是指触发器在一个CP脉冲为1期间输出状态发生多次变化的现象。抑制“空翻”的最有效方法就是选用边沿触发方式的触发器。 3、触发器有哪几种常见的电路结构形式？它们各有什么样的动作特点？ 答：触发器常见的电路结构形式有两个与非门或两个或非门构成的基本RS触发器、由基本RS触发器和导引门构成的钟控RS触发器、主从型JK触发器以及维护阻塞D触发器等。基本RS触发器的输出随着输入的变化而变化，电平触发；钟控RS触发器是在CP=1期间输出随输入的变化而变化； 主从型JK触发器在时钟脉冲下降沿到来时触发；维持阻塞D触发器是在时钟脉冲上升沿到来时刻触发。 4、试分别写出钟控RS触发器、JK触发器和D触发器的特征方程。 答：钟控RSSR=