第九组DDS实验报告，张钰，易涛，朱欢..doc

正弦波信号发生器 摘要：本设计在分析直接数字频率合成器DDS工作原理的基础上,以80C51单片机和FPGA芯片为主要硬件进行设计。该系统主要包括：波形生成、频率控制、数模转换、键盘控制、液晶显示、滤波模块。其中波形生成采用了Aaltera公司Cyclong系列的EP1C6Q240C8芯片，频率控制通过改变频率控制字实现，D/A转换采用DAC0832芯片,滤波采用二阶低通滤波器,液晶显示通过80C51扫描显示所需结果。测试得到了频率范围10Hz～10kHz，步进10Hz的无失真正弦波输出信号。 关键字：DDS 80c51单片机 FPGA芯片EP1C6Q240C8 键盘控制 液晶显示 目录 一、设计要求 3 1.任务 3 2.基本要求： 3 二、引言 3 三、电路设计与计算 4 3.1软件设计 4 （1）ROM查询表设计 4 （2）相位累加设计 5 （3）分频器设计 5 （4）键盘和液晶显示 6 3.2硬件设计 6 （1）D/A转换 6 （2）低通滤波器 6 四、参考文献 7 一、设计要求 1.任务：设计制作一个正弦信号发生器 2.基本要求： （1）正弦波输出频率范围：10Hz～10kHz； （2）具有频率设置功能，频率步进：10Hz； （3）输出信号频率稳定度：优于； （4）输出电压幅度：在负载电阻上的电压峰-峰值Vopp≥1V； （5）失真度：用示波器观察时无明显失真 二、引言 在信号发生器的设计中，传统的分立元件或通用数字电路设计电子线路的方法设计周期长，花费大，可移植性差。DDS合成技术具有频率转换时间短、频率分辨率高、输出相位可连续、可编程、体积小、重量轻、性价比高等特点。本实验采用DDS合成技术产生正弦波信号，准确地实现了题目要求。 三、电路设计与计算 3.1软件设计 整体电路见附图一 （1）ROM查询表设计 为充分利用ROM存储量，ROM取地址宽度为13位。ROM中包含一个正弦波查询表，该表中数据通过MATLAB提取后在Quartus中生成查询表，最后放入ROM中。ROM 查询表如下图所示： （2）相位累加设计 ROM取地址宽度为13位，因此里面可以存放8192个点，但它只是四分之一个周期，因此一个周期内共存放32768个点，若相位累加器的宽度为N位， =32768，得到N为15。如下图： （3）分频器设计： 由于系统提供40MHZ频率，且我们设置的最小频率为10HZ,因此时钟频率==327680HZ,因此进行分频设计，分频A=40MHZ/327680HZ=121 ,则信号输出的频率=K./ ，，频率控制字(k)宽度设计：频率步进为=10HZ, =10KHZ,K=1000, =10HZ,K=1。40MHZ进行121倍分频，图形如下： （4）键盘和液晶显示 键盘通过VERILOG扫描后需要设置使得键盘可输入1～1000的数值，本设计中采用中断和移位寄存实现该功能。键盘输出值即输出给相位累加器，又送给液晶显示。 液晶通过80C51扫描显示，即显示预先固化的字，又显示键盘的输入值。 3.2硬件设计 （1）D/A转换 波形生成模块输出宽度为8，DA转换采用DAC0832芯片，D0～D7与输出波形接口，通过OP07芯片放大后与低通滤波器相连。 （2）低通滤波器 D/A转换后存在高频分量，需要滤除。本系统采用截止频率为10K的低通滤波器。 D/A转换和低通滤波器电路如图所示： 四、参考文献 [1]刘爱荣 王振成 EDA技术与CPLD/FPGA开发应用简明教程 清华大学出版社 [2]夏宇闻 Verilog数字系统设计教程 第二版 北京航空航天大学出版社 [3 ]谢自美 电子线路设计实验测试 第三版 华中科技大学出版社  EP1C6Q240C8 相位累加器 N位 ROM D/A 转换器 低通 滤波器 KEYBORD LCD 80C51 输出 波形