9.1触发器讲解.ppt

概述 9.1.1触发器的电路结构 动作特点 2.同步RS触发器 工作原理 在某些应用场合，有时需要在时钟CLK到来之前，先将触发器预置成制定状态，故实际的同步SR触发器设置了异步置位端S D?和异步复位端R D? D触发器 3. 主从触发器 主从RS触发器克服了同步RS触发器在CP＝1期间多次翻转的问题 具有多输入端的主从JK触发器 脉冲触发方式的动作特点 4. 边沿触发的触发器 为了提高可靠性，增强抗干扰能力，希望触发器的次态仅取决于CLK的下降沿（或上升沿）到来时的输入信号状态，与在此前、后输入的状态没有关系。 维持阻塞触发器 边沿触发器 基本触发器 9.1.2 触发器的逻辑功能分类及其转换 1.触发器按逻辑功能及其表示方式 SR触发器 JK触发器 D触发器 1. 定义： T触发器 1. 定义： 逻辑功能： 是 与输入及 在CLK作用后稳态之间的关系 （RS, JK, D, T） 电路结构形式： 具有不同的动作特点（转换状态的动态过程） （同步，主从，边沿） 触发器的电路结构和逻辑功能、触发方式的关系 ? ? 1 0 1 1 0 1 1 1 0 1 1 0 0 0 1 0 1 1 0 1 1 0 0 1 1 1 0 0 0 0 0 0 1.定义 2.特性方程 3.状态转换图 4.符号 翻转 1 1 置0 1 0 置1 0 1 保持 0 0 1 1 1 1 0 1 0 1 0 0 0 0 2.特性方程 3.状态转换图 4.符号 置1 1 置0 0 0 1 1 1 0 1 1 1 0 0 0 0 2.特性方程 3.状态转换图 4.符号 翻转 1 保持 0 《数字电子技术基础》第五版 组合电路： 不含记忆元件 、无反馈 、输出与原来状态无关 时序电路： 含有记忆元件 、有反馈 、输出与当前输入及原状态相关 能够存储一位二进制信息的基本单元。 1. 有两个能够保持的稳定状态，分别用来表示逻辑0和逻辑1。 2. 在适当输入信号作用下，可从一种状态翻转到另一种状态； 在输入信号取消后，能将获得的新状态保存下来。 触发器： 触发器特点： 本章介绍构成时序逻辑电路的最基本部件－双稳态触发器，重点介绍各触发器的结构、工作原理、动作特点，以及触发器从功能上的分类及相互间的转换。 第9章 触发器和时序逻辑电路 触发器分类： 按电路结构分：基本触发器、同步触发器、主从触发器、维 持阻塞触发器 及边沿触发器 按逻辑功能分：RS触发器、D触发器、JK触发器和T触发器 按触发方式分：电平触发器、脉冲触发器和边沿触发器 按存储数据的原理分：静态触发器和动态触发器 1.基本RS触发器 ——反馈可保持一个门的输出状态 工作原理 真值表 1 1 0 0 0① 1 1 1 0① 0 1 1 0 1 1 0 0 0 1 0 1 1 0 1 1 0 0 1 0 0 0 0 逻辑图 ? ? 工作原理 低电平有效 特性表 禁止 1 1 置0 1 0 置1 0 1 保持 0 0 卡诺图 特征方程 状态转移图 0 1 S=0 R=? R=0 S=? S=1 R= 0 R=1 S= 0 时序图 在任何时刻，输入都能直接改变输出的状态 抗干扰能力差 输入端需遵循约束条件 在数字系统中为谐调各部分的动作，要求触发器于同一时刻动作，故引入同步信号，使触发器只有在同步信号到达时才按输入信号改变状态，此信号即控制信号CLK，或称时钟脉冲信号、时钟信号、时钟。 电平触发SR触发器 0 0 X X 0 1 1 X X 0 1 1 0 0 1 1 0 0 1 1 0 1 1* 1 1 1 1* 0 1 1 0 1 1 1 0 0 1 1 1 1 0 1 1 0 0 1 0 0 0 1 CLK=0：触发器禁止 CLK=1：触发器触发 特性表 卡诺图 特征方程 时序图 CLK=1时：触发器输出端可以发生多次翻转 动作特点 在CLK=1期间，输入都能直接改变输出的状态 抗干扰能力较低 输入端需遵循约束条件 当CLK＝0情况下，S D?＝0， R D?＝1，Q＝1； S D?＝1， R D?＝0，Q＝0。不用设置初态时， S D?＝R D?＝1 0 0 X 0 0 1 0 1 1 1 1 1 1 0 1 1 0 0 0 1 为了适应单端输入信号的需要，有时将S通过反相器接到R上，构成电平触发的D触发器 0 X 0 置1 1 1 置0 0 1 可以看出，这种同步触发器在CLK＝1期间，输出状态随输入信号的变化