广东石油化工学院数电实验-数字式跑表..docxVIP

课程设计说明书（小初号字距4磅黑体加黑居中）课程名称：数字电子技术课程设计 题 目：数字式跑表 学生姓名：专 业：班 级： 学 号： 指导教师： 日 期：2015 年 4 月 12 日 一、设计任务基本要求跟提高要求：设计一个以0.01s为基准计时信号的实用数字式跑表。1、基本要求：（1）跑表计时显示范围0~99min59.99s（2）具有清零、启动计时、暂停计时及继续计时功能，操作按键（或开关） 不超过2个（3）时钟源误差不超过0.01s2、提高要求：（1）显示最大值可达23h59min59.99s，有整点、半点提醒功能（2）有定时功能（3）有倒计时功能二、设计步骤： （1）设计出符合设计基本要求的解决方案。 （2）设计出单元电路。 （3）利用proteus 7.9软件对个单元电路及整体电路进行仿真。撰写设计报告。图1 ：数字跑表输入输出示意图三、设计思路： 本数字跑表首先要从最低位的百分秒计数器开始，按照系统时钟进行计数。计数至100后向秒计数器进位，秒计数器以百分秒计数器的进位位为时钟进行计数。计数至60后向分计数器进位，最大可达到99min59.99s。 在实际的设计中，为了使计数器更加简单，计数器使用高低位两个计数器实现。100进制计数器分别是高位10进制计数器，低位10进制计数器；60进制计数分别是高位6进制计数器，低位10进制计数器。这样整个数字跑表使用6个计数器实现。从左到右分别为分十位，分个位，秒十位，秒个位，百分秒十位，百分秒个位。数字跑表巧妙地运用进位位作为计数时钟来减少计数的位数。如果统一使用系统时钟作为计数时钟，那秒计数器将是一个6000进制的计数器，而分计数器将是一个3600000进制的计数器。这样将极大的浪费FPGA的逻辑资源。而使用进位位作为计数时钟，只需要一个100进制的计数器和两个60进制的计数器。四、元件介绍：1、74LS160计时器:图3：74ls160外引线排列图图4：74LS160管脚图及功能表 这种同步可预置十进计数器是由四个D型触发器和若干个门电路构成，内部有超前进位，具有计数、置数、禁止、直接（异步）清零等功能。对所有触发器同时加上时钟，使得当计数使能输入和内部门发出指令时输出变化彼此协调一致而实现同步工作。这种工作方式消除了非同步（脉冲时钟）计数器中常有的输出计数尖峰。缓冲时钟输入将在时钟输入上升沿触发四个触发器。 电路有全独立的时钟电路。改变工作模式的控制输入（使能ENP、ENT或清零）纵使发生变化，直到时钟发生为止，都没有什么影响。计数器的功能（不管使能、不使能、置数或计数）完全由稳态建立时间和保持时间所要求的条件来决定。2、译码器图5：七段数码管七段显示译码电路7段数码管又分共阴和共阳两种显示方式。如果把7段数码管的每一段都等效成发光二极管的正负两个极，那共阴就是把abcdefg这7个发光二极管的负极连接在一起并接地；它们的7个正极接到7段译码驱动电路74LS48的相对应的驱动端上（也是abcdefg）。此时若显示数字1，那么译码驱动电路输出段bc为高电平，其他段扫描输出端为低电平，以此类推。如果7段数码管是共阳显示电路，那就需要选用74LS47译码驱动集成电路。共阳就是把abcdefg的7个发光二极管的正极连接在一起并接到5V电源上，其余的7个负极接到74LS47相应的abcdefg输出端上。?图6：74LS48管脚图表2：74LS48引脚功能表--七段译码驱动器功能表74LS48除了有实现7段显示译码器基本功能的输入（DCBA）和输出（Ya～Yg）端外，7448还引入了灯测试输入端（LT）和动态灭零输入端（RBI），以及既有输入功能又有输出功能的消隐输入/动态灭零输出（BI/RBO）端。??由7448真值表可获知7448所具有的逻辑功能：?（1）7段译码功能（LT=1，RBI=1）?在灯测试输入端（LT）和动态灭零输入端（RBI）都接无效电平时，输入DCBA经7448译码，输出高电平有效的7段字符显示器的驱动信号，显示相应字符。除DCBA?=?0000外，RBI也可以接低电平，见表1中1～16行。?（2）消隐功能（BI=0）?此时BI/RBO端作为输入端，该端输入低电平信号时，表1倒数第3行，无论LT?和RBI输入什么电平信号，不管输入DCBA为什么状态，输出全为“0”，7段显示器熄灭。该功能主要用于多显示器的动态显示。（3）灯测试功能（LT?=?0）?此时BI/RBO端作为输出端，?端输入低电平信号时，表1最后一行，与?及DCBA输入无关，输出全为“1”，显示器7个字段都点亮。该功能用于7段显示器测试，判别是否有损坏的字段。?（4）动态灭零功能（LT=1，RBI=1）?此时BI/RBO端也作为输出端，LT?端输入高电平信号，RBI