1-FPGA的发展结构2008.ppt

可编程逻辑器件的发展历程 可编程逻辑器件的发展历程 SPLD的构成原理与表示方法 SPLD的构成原理与表示方法 SPLD的构成原理与表示方法 存储器 只读存储器PROM 紫外可擦除只读存储器EPROM 电可擦出只读存储器EEPROM PLA(Programmable Logic Array) PAL(Programmable Array Logic) GAL(Generic Array Logic) 存储器 实现组合逻辑功能： 输入：地址 输出：每个存储单元的值 存储器 存储器 PLA 正是基于对于存储器结构原理的认识，人们开始努力进行基本的可编程器件的设计研究，因而有可编程逻辑阵列（PLA）构想的出现，其基本结构如图所示，其特点是输入与阵列和输出或阵列均可编程。 PAL(可编程阵列逻辑)器件 可编程阵列逻辑（PAL）是在PLA之后出现的一种实用的PLD产品，在20世纪80年代曾有较大程度的应用推广。它的主要特点是与阵列可编程，而或阵列固定不变。其典型的结构如图所示。 PAL器件 这种器件的弱点在于 可编程阵列开关为一次性PROM编程 可编程的逻辑结构简单，无法实现或输出阵列的可编程 无法实现逻辑的时序特性。 GAL(通用阵列逻辑)器件 美国晶格半导体公司 GAL(通用阵列逻辑)器件 GAL(通用阵列逻辑)器件 GAL(通用阵列逻辑)器件 从图中可见，其阵列结构： 输入可编程与阵列 输出可编程逻辑宏单元阵列。 GAL(通用阵列逻辑)器件 输出宏单元阵列可由设计者组态为五种结构： 专用组合输出 专用输入 组合I/O 寄存器时序输出 寄存器I/O CPLD器件 随着微电子技术和数字系统应用需求的发展，小规模的PLD器件已不适合用户的设计需求，于是，以CPLD和FPGA为代表的大规模PLD器件应运而生。 ALTERA XLINX CPLD器件——LAB CPLD器件——宏单元 CPLD器件——共享扩展乘积项 CPLD器件——并联扩展乘积项 CPLD器件——PIA(可编程连线) CPLD器件——I/O控制块 FPGA器件 1985年，美国Xilinx公司发明了现代可编程阵列器件——FPGA， 从而开创了大规模数字逻辑系统可以现场集成、现场实现的新纪元。 FPGA一般采用SRAM工艺，基于查找表技术的大规模可编程逻辑器件。 FPGA——LUT的原理与结构 FPGA结构 FPGA结构——EAB FPGA结构——EAB EAB功能 实现乘法器、误差校验等 实现逻辑函数：速度快，延迟小 实现存储器(MegaWizard Plug-In Manager)： DRAM、SRAM、FIFO FPGA结构——EAB FPGA结构——EAB FPGA结构——EAB FPGA结构——LAB FPGA结构——LE FPGA结构——进位链 FPGA结构——级联链 FPGA结构——LE工作模式 正常模式(Normal mode) 算术模式(Arithmetic mode) 加/减计数器模式(Up/Down Counter Mode) 清0计数器模式(Clearable Counter Mode) FPGA结构——LE工作模式 FPGA结构——LE工作模式 FPGA结构 FPGA在结构方面有它自身的独特之处。 它的逻辑块的逻辑资源相对小，而其连线资源相对丰富，这就使得它在实现逻辑功能时有很大的灵活性，可以实现很复杂的运算逻辑功能。但同时，其在设计布线过程中无法控制每一根线的布置方式，布线的可控性降低，延时特性很难预测，这样给其电路实现的时序控制带来一定困难。 采用可编程逻辑器件的系统设计方法学的演进 随着集成电路技术的发展，可编程逻辑器件的规模越来越大，复杂度也越来越高， 这为复杂数字系统单片化的现场实现创造了条件，同时也为数字系统现场集成的方法学提出了更高的要求。 计算机技术的发展为集成电路的设计提供了强大的EDA工具，使得设计过程越来越简单，对工具的依赖性越来越大，设计方式正随着EDA工具的发展而经历着自下而上和自上而下的演进过程。 自下向上（Bottom Up）的设计方法 自下向上（Bottom Up）的设计方法 主要特点： 采用通用的逻辑元器件 在系统硬件设计的后期进行仿真和调试 主要设计文件是电路原理图。 自上向下（Top down）的设计方法 从系统的整体要求出发，自上而下地逐步将设计内容细化，最后完成系统硬件的整体设计。自上向下的设计一般分为三个层次 。 自上向下（Top down）的设计方法 特点： 电路设计更趋合理。 可自行设计所需要的模块，无需考虑通用元器件的限制。 采用系统早期仿真。 在设计过程中，每级都进行仿真，从而可以在系统设计早期发现设计存在的问题，缩