EDA技术课程设计题目与任务(参考).doc

EDA技术课程设计题目与任务(参考).doc

  1. 1、本文档共72页,可阅读全部内容。
  2. 2、有哪些信誉好的足球投注网站(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
  3. 3、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  4. 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
查看更多
五 课程设计题目与内容 1. 电子秒表设计 内容及要求:Altera EP1C6Q240C8 FPGA; (2)异步、同步复位,计时精度1ms,最大计时240秒; (3)至少对6个目标计时,并可显示于7段数码管,格式为xxx.yyy,秒为单位; (4)计时值可逐一顺序回显; (5)按下一次终止键完成一个对象的计时,计时间隔小于最大计时值; (6)完成全部流程:设计规范文档、模块设计、代码输入、功能仿真、约束与综合、布局布线、时序仿真、下载验证等。 进度安排: 2. avalon总线从接口设计 内容及要求: 实现Altera的NiosII CPU外部总线接口电路,完成存储器的读写操作。 (1)CPU采用Altera NiosⅡ; (2)接口电路采用同步操作,注意时钟的选择; (3)寻址空间0x8000~0x8ffff,数据总线宽度8比特; (4)存储器的种类为寄存器即可,具有读写功能; (5)avalon总线接口为slave; (6)下载验证时要和CPU一同实现相应的功能,软件进行读写操作。 进度安排: 3. 可控脉冲发生器进度安排: 4. 8bit序列检测器 内容及要求: 完成从2bit输入码流中检测特定8bit数据的电路,具体要求如下: (1)输入2bit码流,msb在前,4个周期的数据组成一个结构化字节; (2)检测序列0x7e; (3)成功检测到特定序列后,点亮一个LED; (4)操作中采用开关作为数据输入,按键作为有效数据指示信号; (5)工作时钟选择1k即可; (6)完成全部流程:设计规范文档、模块设计、代码输入、功能仿真、约束与综合、布局布线、下载验证等。 进度安排: 5. 出租车计价器电路 内容及要求: 完成简易出租车计价器设计,选做停车等待计价功能。 (1)起步8元/3公里,此后1元/550米; (2)里程指示信号为每前进50米一个高电平脉冲,上升沿有效; (3)工作时钟1khz; (4)前进里程开始之前显示价钱,精确到0.1元; (5)停车后,显示价钱和精确到100米的里程; (6)完成全部流程:设计规范文档、模块设计、代码输入、功能仿真、约束与综合、布局布线、时序仿真、下载验证等。 进度安排: 6. 数码锁设计 内容及要求 完成一简易密码锁的设计,实现8位密码的设定与开锁。 (1)4x4的键盘进行密码输入,由左到右、由上到下的顺序:1/2/3/4,5/6/7/8,*/9/0/#; (2)密码初始值开锁方式:xxxxxxxx#(x代表密码数字,位数大于等于1位小于等于8位);密码设定方式:*yyyyyyyy*yyyyyyyy(y旧密码,输入两次,正确时数码管有提示),然后输入#xxxxxxxx#xxxxxxxx#xxxxxxxx(x为新密码,连续3次,正确/错误时有提示); (3)工作时钟1khz;连续6次输错密码则锁死,只有重启电路;连续3次错误点亮警报灯,1次正确点亮指示灯; (4)完成全部流程:设计规范文档、模块设计、代码输入、功能仿真、约束与综合、布局布线、下载验证等。 进度安排: 7. 7分频时钟产生电路 内容及要求 完成7分频电路。 (1)将输入时钟进行7分频; (2)工作时钟1hz; (3)分频信号点亮LED,工作时钟0~7计数显示于数码管; (4)复位时分频信号无输出; (5)完成全部流程:设计规范文档、模块设计、代码输入、功能仿真、约束与综合、布局布线、时序仿真、下载验证等。 进度安排: 8. 简易交通灯控制电路 内容及要求 完成简单十字路口直行的交通灯控制电路设计。 (1)十字路口,南北方向红:黄:绿为20s:5s:40s且可调; (2)工作时钟10hz; (3)各个方向的红黄绿等可用3个单色灯替代; (4)选做黄灯1hz闪烁; (5)完成全部流程:设计规范文档、模块设计、代码输入、功能仿真、约束与综合、布局布线、时序仿真、下载验证等。 进度安排: 9. 同步FIFO的设计 内容及要求 完成4bit宽、256深的同步FIFO。 (1)用开关作为输入数据,按键作为数据有效指示或者写信号; (2)数码管作为输出,按键作为读信号; (3)满、空指示驱动LED; (4)工作时钟100k即可; (5)完成全部流程:设计规范文档、模块设计、代码输入、功能仿真、约束与综合、布局布线、时序仿真、下载验证等。 进度安排: 10. 8位移位寄存器设计 内容及要求 完成8比特双向移位寄存器的设计。 (1)并入串出时用开关作为输入数据,按键作为数据有效指示或者写信号,LED作为串行输出数据; (2)串入并出时单个开关配合按键做输入,2数码管作输出; (3)键盘作为串入并出/并入串出、左移/右移控制; (4)工作时钟100Hz即可; (5)完成全部流程

文档评论(0)

该用户很懒,什么也没介绍

1亿VIP精品文档

相关文档