实验三、基本门电路及触发器.ppt

实验三、基本门电路及触发器 一、实验目的 1.了解TTL门电路的原理、性能和使用方法，验证基本门电路逻辑功能， 2. 掌握门电路的设计方法。 3.验证J-K触发器的逻辑功能。 4.掌握触发器转换的设计方法。 二、实验内容 (一):验证以下门电路的逻辑关系 1.用与非门(00)实现与门的逻辑关系：F=AB 记录测试结果。 2.异或门(86)： 记录测试结果。 二、实验内容 (二):门电路的设计(二选一) 1.用74LS00和74LS86 设计半加器. 2.用TTL与非门设计一个三人表决电路。 A B C三个裁判，当表决某个提案时，多数人同意提案为通过。（1为同意，0为不同意） 要求：用74LS00和 74LS10芯片。 （二）:验证以下触发器逻辑关系 1、J-K触发器（74LS112）逻辑功能测试： 直接置位端（ ），复位端（ ）的功能测试： 测试 端的状态不同时触发器的逻辑状态，填入下表。 改变J-K端状态，加单次脉冲CP，分别测试Qn=0及Qn=1时，触发器的输出状态，记录新状态Qn+1，将结果填入下表。 注意：原状态Qn用 强制置“1”、 强制置“0”，但务必注意，在设定完原状态后，应将 和 均置高电平，使其失去置位和复位功能，否则J-K和CP端都将无法正常工作。 2、设计J-K触发器转化成D触发器的电路. 利用与非门和J-K触发器设计并测试逻辑功能。 注：D触发器为上升沿触发，J-K触发器为下降沿触发 J-K触发器 74LS112 D触发器 74LS74 输入端 输出原态 输出次态 J K Qn Qn+1 0 1 * * * 1 0 * * * 1 1 0 0 0 1 1 0 1 0 1 1 1 0 0 1 1 1 1 0 1 1 0 0 1 1 1 0 1 1 1 1 1 0 1 1 1 1 1 1 表3 三、实验原理图 图3-1 与门电路 图3-2 异或门电路 图3-3 半加器 Cn Sn An Bn 74LS00 74LS86 =1 四、实验报告要求 1.画出实验线路图,并标出芯片引脚。 2.写出实验要求中逻辑表达式及真值表。 3.画出与CP脉冲相应的各触发器输出端波形, 并说明其触发方式。 五、思考题 1.实验用的与门和或门中不用的输入端如何处理? 2.如果与非门的一个输入端接时钟,其余输入端应是什么状态时才允许脉冲通过? 3.J-K触发器 时,如果时钟脉冲CP到来后,触发器处于“1”态，J-K两端应预先分别是什么状态？ 4.J-K触发器与D触发器的触发边沿有何不同?