康光华数电4.ppt

练习题1、请分析下图所完成的逻辑功能 练习题2、说出下图所完成的逻辑功能 练习题3、设输入ABCD为一位十进制数的8421BCD码，要求1）写出逻辑表达式；2）列些真值表；3）说明该电路的功能。 常见的组合逻辑电路的功能： 校验电路 奇校验或偶校验 机器码 原码、反码、补码 BCD编码 8421码、2421码、5421码 数值比较器 加法器 全加器、半加器 表决电路 数据选择器 * 此处说明电压电流等为什麽用相量形式. * 等效电路由三个基本元件构成 * 放大电路存在电抗元件，如电容、电感。因此输入信号的频率不同，电路的输出响应也不同。 * 图中看出，谐波次数越高，幅值分量越小，对原波形的贡献越小，所以在一定条件下可忽略高次谐波。 * 此处说明电压电流等为什麽用相量形式. * 等效电路由三个基本元件构成 * 放大电路存在电抗元件，如电容、电感。因此输入信号的频率不同，电路的输出响应也不同。 * 图中看出，谐波次数越高，幅值分量越小，对原波形的贡献越小，所以在一定条件下可忽略高次谐波。 * 此处说明电压电流等为什麽用相量形式. * 等效电路由三个基本元件构成 * 放大电路存在电抗元件，如电容、电感。因此输入信号的频率不同，电路的输出响应也不同。 4.5.2 组合逻辑电路的 PLD 实现 例1 由PLA构成的逻辑电路如图所示，试写出该电路的逻辑表达式，并确定其逻辑功能。 写出该电路的逻辑表达式： AnBnCn AnBn AnCn BnCn 全加器 AnBnCn AnBnCn AnBnCn 试写出该电路的逻辑表达式。 4.6 用VerilogHDL描述组合逻辑电路 4.6.1 组合逻辑电路的门级建模 4.6.2 组合逻辑电路的数据流建模 4.6.3 组合逻辑电路的行为级建模 4.6 用VerilogHDL描述组合逻辑电路 用VerilogHDL描述组合逻辑电路有三种不同抽象级别：组合逻辑电路的门级描述、组合逻辑电路的数据流描述、组合逻辑电路的行为级描述。 VerilogHDL描述的电路就是该电路的VerilogHDL模型。 行为描述方式： 一般使用下述语句描述，可以对组合、时序逻辑电路建模。 1）initial 语句 2）always 语句 数据流描述方式： 一般使用assign语句描述，主要用于对组合逻辑电路建模。 门级描述： 一般使用Primitive（内部元件）、自定义的下层模块对电路描述。主要用于层次化设计中。 end 基本门级元件模型 元件符号 功能说明 元件符号 功能说明 and 多输入端的与门 nand 多输入端的与非门 or 多输入端的或门 nor 多输入端的或非门 xor 多输入端的异或门 xnor 多输入端的异或非门 buf 多输出端的缓冲器 not 多输出端的反相器 bufif1 控制信号高电平有效的三态缓冲器 notif1 控制信号高电平有效的 三态反相器 bufif0 控制信号低电平有效的三态缓冲器 notif0 控制信号低电平有效的 三态反相器 多输入门 多输出门 三态门 4.6.1 组合逻辑电路的门级建模 门级建模:将逻辑电路图用HDL规定的文本语言表示出来。 Verilog 基本门级元件 and n-input AND gate nand n-input NAND gate or n-input OR gate nor n-input NOR gate xor n-input exclusive OR gate xnor n-input exclusive NOR gate buf n-output buffer not n-output inverter bufif0 tri-state buffer; Io enable bufif1 tri-state buffer; hi enable notif0 tri-state inverter; Io