第8章__TMS320C55x硬件设计实例解析.ppt

2003.2.16 第8章 TMS320C55x硬件设计实例 MOV STATUE , T0 ;判断通道号 SUB #1 , T0 , AC0 BCC L1 , AC0==0 SUB #2 , T0 , AC0 BCC L2 , AC0==0 SUB #3 , T0 , AC0 BCC L3 , AC0==0 MOV 0XD0 , port（#DXR1_0 ;发下次采样命令字 1# MOV ADD0 , AC0 ；ADD0 地址 MOV AC0 , AR0 MOV AC1 , *AR0++ ；保存采样值 MOV AR0 , ADD0 ；通道0地址 MOV #1 , STATUE ；置下一通道 B SEND L1: MOV 0XA0 , port（#DXR1_0）;发下次采样命令字 2# 第9章 TMS320C55x硬件设计实例 MOV ADD1,AC0 MOV AC0,AR0 MOV AC1,*AR0++ MOV AR0,ADD1 MOV #2, STATUE B SEND L2: MOV 0XE0, port（#DXR1_0）;发下次采样命令字 3# MOV ADD2,AC0 MOV AC0,AR0 MOV AC1,*AR0++ MOV AR0,ADD2 MOV #3, STATUE B SEND 第7章 TMS320C55x硬件设计实例 L3: MOV 0X90, port（#DXR1_0） ;发下次采样命令字 0# MOV ADD3,AC0 MOV AC0,AR0 MOV AC1,*AR0++ MOV AR0,ADD3 MOV #0, STATUE RETI SEND： 第8章 TMS320C55x硬件设计实例 并行A/D采集芯片需提供采样时钟，一般不需要处理器向采样芯片发出命令字。 8.2.2 高速并行A/D设计 TMS320VC5510 TLC5510 最高A/D采集速率达到10MHz，可应用于超声波信号处理方面。 TLC5510：（德州仪器公司） 8位并行A/D采样芯片 转换速率达到20MHz。 组成高速并行采样系统 第8章 TMS320C55x硬件设计实例 并行采集系统框图 74LVTH245：信号电平的转换 外部地址译码 采样时钟驱动 采样数据准备好 系统设计的最大采样率为10MHz；通过调整DSP时钟输出引脚分频比，该采集系统还可在5MHz，3.33MHz，2.5MHz采样速率下工作； OE ＯＥ：输出使能端。当ＯＥ为低时Ｄ１～Ｄ８数据有效。 并行模/数转换器件接入处理器EMIF 第8章 TMS320C55x硬件设计实例 数据读/写必须满足时序关系 并行采样时序关系图 第8章 TMS320C55x硬件设计实例 读取采样数据方式: 中断方式和DMA方式。 中断方式 外部引脚INT3引发硬件中断，中断程序将数据导入内存，其程序如下。 首先设置寻址状态 BSET 0 , ST2_55 ;设置AR0处在循环寻址状态 MOV #0x6000,mmap（@BSA01）;循环首地址0x6000 MOV #0x400,mmap（@BK03） ；循环块长度1024 MOV #0x6000,AC0 MOV AC0,XAR0 ;XAR0存入循环首地址 第8章 TMS320C55x硬件设计实例 中断服务程序 Int3Isr: MOV @0x600000,AC0 MOV AC0,*AR0+ RETI 8.2.3 并行D/A设计 MAX5101：3通道、8位并行数/模转换器 单电压供电，范围为2.7～5.5V，供电电源作为参考电压，输出模拟信号的电压VOUT： 第8章 TMS320C55x硬件设计实例 VOUT = （NB · VDD） / 256 其中N B为输出数值，VDD为供电电压。 MAX5101连接框图 A B C 第8章 TMS320C55x硬件设计实例 MAX5101的时序图如图所示，应注意写信号有效时间tDS应大于20ns。 MAX5101时序图 第8章 TMS320C55x硬件设计实例 程序通过定时中断实现三个通道的数/模转换。 中断服务程序： TINT0: MOV AC0 , XA