微型计算机技术第十三章.ppt

  1. 1、本文档共46页,可阅读全部内容。
  2. 2、有哪些信誉好的足球投注网站(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
  3. 3、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  4. 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
查看更多
微型计算机技术第十三章

微型计算机技术及应用 本章重点 总线的分类和性能指标 ISA总线和EISA总线的主要信号 PCI总线的特点和主要信号的含义 微型机系统的层次化局部总线结构 外部总线IDE的主要信号 SCSI总线和ATA总线的比较 RS-232-C总线的电平标准和信号 USB总线的概况 MULTIBUS总线的信号分类 MULTIBUS总线的仲裁方式 教学建议 以局部总线为基础,再概述外部总线,MULTIBUS部分可以自学,MULTIBUS总线对于从事高层次系统设计的研究人员十分重要。 本章用5学时,其中: 局部总线 3学时 外部总线 2学时 MULTIBUS总线 自学 总线结构带来的优点: 支持模块化设计 开放性和通用性 灵活性好 13.1 总线的分类和性能指标 分类: 内部总线 局部总线 系统总线 外部总线 性能: 总线宽度 总线频率 传输率 13.2 PC机的局部总线 局部总线ISA 局部总线MCA 局部总线EISA 局部总线VESA 局部总线PCI 13.2.1 局部总线ISA 构成: 主槽:62脚(在14章有对其信号的详细说明) 附加槽:36脚 数据线(8条) 地址线(4+3条) 控制线 13.2.2 局部总线MCA (1)分类: 16位MCA 32位MCA (2)优点: 大大提高系统性能 自动检测适配器 对地址线分布精心设计 (2)缺点: 和ISA总线不兼容 13.2.3 局部总线EISA EISA的新增信号: LA31~LA24、LA16~LA2 地址线 BE3#~BE0# 字节允许 D31~D16 高16位数据线 CMD# 结束信号 START# 起始信号 MREQn# 总线主控请求 MACKn# 总线主控确认 MSBURST# 主设备突发传输 SLBURST# 从设备突发传输 M/IO# 存储器/外设选择 W/R# 读写信号 LOCK# 总线锁定 EX32#和EX16# 总线标准信号 EXRDY 准备好信号 13.2.4 局部总线VESA (1)特点: 数据宽度为32位,可扩展为64位,频率为33MHz,传输率可达132MB/s 允许适配器直接连CPU总线 支持回写式Cache (2)缺点: 没有设置缓冲器 只能连接3个扩展卡 13.2.5 局部总线PCI PCI总线的特点 PCI总线的信号 1. PCI总线的特点 高传输率 高效率 即插即用 独立于CPU 负载能力强、易于扩展 兼容各类总线 2. PCI总线的信号 (1)地址和数据信号 AD31~AD0 地址/数据 C/BE3#~C/BE0# 总线命令/字节允许 PAR 奇偶校验 (2)接口控制信号 FRAME# 帧数据总线周期信号 TRDY# 从设备准备好信号 IRDY# 主设备准备好信号 STOP# 停止信号 DEVSEL# 设备选择信号 IDSEL# 初始化设备选择信号 (3)出错指示信号 PERR# 奇偶校验出错 SERR# 系统出错 (4)总线仲裁信号 REQ# 总线请求 GNT# 总线请求允许 (5)系统信号 CLK 时钟 RST# 复位 (6)64位扩充信号 AD63~AD32 地址/数据扩充 C/BE7#~C/BE4# 高32位命令和字节允许扩充 PAR64 奇偶校验 REQ64# 64位传输请求 ACK64# 64位传输应答 (7)Cache信号 SBO# 测试Cache后返回信号 SDONE# Cache测试完成 (8)测试信号 TCK 对时钟信号进行测试 TDI 对输入数据作测试 TDO 对输出数据作测试 TMS 对模式选择作测试 TRST# 对RESET作测试 (9)总线锁定信号 LOCK# 总线锁定信号 (10)中断信号 INTA、INTB#、INTC#、INTD# 中断请求信号 13.3 微型机系统中的层次化局部总线 13.4 外部总线 (1)分类 并行通信总线 串行通信总线 (2)用途:连接外设 13.4.1 外部总线IDE和EIDE (1)IDE总线的主要信号 D15~D0 16位数据线 CS1#~CS0# 选通 IOR#,IOW# 读写 DRQ和DACK# DMA请求和应答 RST 复位信号

文档评论(0)

文档精品 + 关注
实名认证
内容提供者

该用户很懒,什么也没介绍

版权声明书
用户编号:6203200221000001

1亿VIP精品文档

相关文档