微处理器ppt5.ppt

访问数据的操作策略 映像规则：用于确定一个新的块（页）被调入本级存储器时应放在什么位置上。 查找规则：用于确定需要的块（页）是否存在本级存储器中以及如何查找。 替换规则：用于确定本级存储器不命中且已满时应替换哪一块（页）。 先入先出法、最近最少使用法、随机替换算法 写规则：用于确定写数据时应进行的操作。 标志交换法、写直达法、回写法 2. 分段技术 段是信息的逻辑单位，由源程序的逻辑结构所决定； 程序可分成许多程序段和数据段，且可指定分配存取权和使用权 段长由程序员或操作系统确定，段长不固定； 段可从任意地址开始，段内连续编址，段间不一定连续； 低位多体交叉编址 全译码方式（所有“非片内”地址线参与译码） 全译码电路的实现 部分译码方式 A19~A16=1100,不参与译码 A15A14A13：000~111作为片选参与译码 A12~A0：片内寻址 产生问题: 存在重叠地址，且模块地址可能不连续 可变地址译码 设计一个地址译码电路，要求每个模块内占用地址数为4，模块地址在1000H~13DFH范围内可选 地址A15~A0： 0001 0000 0000 0000 ~ 0001 0011 1101 1111 模块内，A1A0：00~11 A15~A10：000100，固定值 A9~A2：0000 0000~1111 0111，可变的模块选择地址 可变地址译码的实现 小端存储（small endianness） 高位 低位 不同宽度数据的存储方式 按整数边界对齐存储可以保证访存指令的速度 按任意边界对齐存储可以保证存储空间的利用 假设存储器宽度为64bit（数据线宽度64bit） 若主存宽度4字节，则是按边界A1A0＝00对齐的. 数据存放是按边界A2A1A0＝000对齐的. 存储芯片的选择 确定类型 根据不同应用场合的特点确定采用何种类型的芯片，如考虑选用SRAM还是DRAM，是否需要E2PROM、FLASH等等； 确定具体型号及数量 根据容量、价格、速度、功耗等要求确定芯片的具体型号和数量 思考：若要求扩展64KB容量的内存，以下几种选择哪种最优？ 64K*1的芯片数量N＝(64K*8)/(64K*1)＝ 1*8片; 8K*8的芯片数量N＝ (64K*8)/(8K*8)＝ 8*1片； 16K*4的芯片数量N＝ (64K*8)/(16K*4)＝ 4*2片； 显然，芯片的种类和数量应越少越好；在芯片数量相同的情况下应考虑总线的负载能力和系统连接的复杂性。 从总线负载和系统连接来看，第一种选择较好。 */42 内（主）存储器的基本结构 存储芯片 存储模块 存储体 进行位扩展 以实现按字节编址的结构 进行字扩展 以满足总容量的要求 存储体、地址译码、数据缓冲和读写控制 位扩展：因每个字的位数不够而扩展数据输出线的数目； 字扩展：因总的字数不够而扩展地址输入线的数目，所以也称 为地址扩展； 并行存储器、多端口存储器、相联存储器等 若芯片的每个单元位数8bit 存储芯片的位扩展 ⑧ 64K*1 I/O ⑦ 64K*1 I/O ⑥ 64K*1 I/O ⑤ 64K*1 I/O ④ 64K*1 I/O ③ 64K*1 I/O ② 64K*1 I/O ① 64K*1 I/O A0 ~ A15 R/W CS D0 D7 … 等效为 64K*8 A0 ~ A15 D0 ~ D7 R/W CS 用64K×1bit的芯片扩展实现64KB存储器 进行位扩展时，模块中所有芯片的地址线和控制线共用一组，而各芯片的数据线并列（位线扩展）形成整个模块的数据线（8bit宽度）。 存储芯片的字扩展 用8K×8bit的芯片扩展实现64KB存储器 64K*8 A0 ~ A15 D0 ~ D7 R/W CS 等效为 A0 ~ A12 R/W D0 ~ D7 ⑧ 64K*1 D0~7 ⑦ 64K*1 D0~7 ⑥ 64K*1 D0~7 ⑤ 64K*1 D0~7 ④ 64K*1 D0~7 ③ 64K*1 D0~7 ② 64K*1 D0~7 CS1 ① 8K*8 D0~7 CS 3-8译 码 器 Y0 Y1 Y7 … …… A13 A14 A15 进行字扩展时，模块中所有芯片的地址线（n位）接入地址总线的低n位、控制线和数据线共用一组， 地址总线的高位地址线（扩展的字线）被用来译码以形成对各个芯片的选择线 —— 片选线 。 存储芯片的字、位同时扩展 用16K×4bit的芯片扩展实现64KB存储器 16K*4 16K*4 A0~ A13 R/W D0 ~D3 D4~ D7 2－4 译码