微机原理及应用 09 外部中断 2015.ppt

* * 中断标志寄存器 TCON寄存器 INT0/1的触发方式控制 (1:下降沿; 0:低电平) INT0/1的中断请求标志 (1:有效; 0:无效) T0/1的中断请求标志 (1:有效; 0:无效) T0/1的启动/停止控制位 (1:启动; 0:停止) * * 中断标志寄存器 SCON寄存器 UART的工作方式选择控制 (4种工作方式: M[SM1,SM0]) 保存方式2和3的第9位数据 (RB8:接收; TB8:发送) 允许/禁止接收控制 (1:允许接收; 0:禁止接收) RI的激活条件的控制: M0: SM2必须为0; M1: 如果SM2=1, 必须收到有效停止位后 RI=1; M2 M3: 如果SM2=1, 收到的第9位数据为1(即RB8=1)时, RI=1 UART发送中断标志 (1:有效; 0:无效) UART接收中断标志 (1:有效; 0:无效) * * 中断使能控制寄存器 IE寄存器 INT0的使能/禁止控制 (1:使能; 0:禁止) T0的使能/禁止控制 (1:使能; 0:禁止) INT1的使能/禁止控制 (1:使能; 0:禁止) T1的使能/禁止控制 (1:使能; 0:禁止) UART的使能/禁止控制 (1:使能; 0:禁止) (注: 接收和发送不能单独使能/禁止) 中断使能/禁止总控制位 1:允许响应某些中断(根据 D0~D4这5个位的状态); 0:禁止响应/执行所有中断 未定义功能的位 * * IE的结构、位名称、位地址和功能  位编码 IE.7 IE.6 IE.5 IE.4 IE.3 IE.2 IE.1 IE.0 位名称 EA — ET2 ES ET1 EX1 ET0 EX0 位地址 AFH — ADH ACH ABH AAH A9H A8H 功 能 禁止所有 中断 开通外部中断/INT0 禁止其他中断 0 0 0 0 0 0 0 开通总 中断 1 所有中断仍被禁止 0 0 0 0 0 1 0 1 0 0 1 0 开通T0和串行口中断 禁止其他中断 1 1 1 1 1 1 开通所有中断 * * 中断优先级控制寄存器 IP寄存器 INT0的优先级控制 (1:高优先级; 0:低优先级) UART的优先级控制 (1:高优先级; 0:低优先级) 未定义功能的位 同优先级时的自然顺序: INT0 (最先) T0 (较先) T1 INT1 (较后) RITI (最后) T0的优先级控制 (1:高优先级; 0:低优先级) INT1的优先级控制 (1:高优先级; 0:低优先级) T1的优先级控制 (1:高优先级; 0:低优先级) 内容 中断程序及其与主程序的关系 中断程序的执行过程 MCS-51单片机的中断请求源 5个请求源 与中断管理相关的特殊功能寄存器 外部中断0和1 外部中断0和1结构和触发方式控制 外部中断0和1的响应过程 外部中断0和1的应用 * * 外部中断的结构 (INT0和INT1) 2个外部中断, 用于响应来自单片机的外部事件(由外设或片外电路产生)中断请求 两个独立的引脚(INT0和INT1), 两组独立的中断请求标志和中断控制位 高优先级队列 触发方式 IE0 EX0 EA 低优先级队列 触发方式 IE1 EX1 EA CPU 信号调理电路 中断请求信号传输路径 * * 外部中断的响应过程 ? 外部中断的响应过程包括以下四步: S1. 每个机器周期对INTi引脚电平采样1次 低电平触发模式时: 按每次采样结果设置IEi的值 下降边沿触发模式: 连续两次采样结果设置IEi的值 S2. CPU执行完成当前指令后, 如果IEi被置位, 检查相应中断的响应条件是否满足(EXi=1?EA=1?高优先级的中断是否已处理完毕?), 如果条件不满足, 忽略后面两步 S3. 如果满足中断响应条件, 在后面2个连续的机器周期内执行一条硬件子程序调用指令, 直接跳转到相应的中断程序入口 S4. 遇到RETI(中断返回)指令, 清除IEi, 跳转到断点 ?? 在S3中 “执行一条硬件子程序调用指令”具体做了什么？