微机课件(第四章).ppt

第四章 8086硬件系统 本章内容 本章重点 4.1 8086微处理器总线基本概念 1、总线的分类 2、CPU总线主要性能指标 3、总线周期、时钟周期、指令周期 总线周期 CPU为了读取指令或传送数据，需要通过总线接口部件BIU与存储器或I/O接口进行信息交互，执行对总线的操作。进行一次数据传送的总线操作定义为一个总线周期。 3、总线周期、时钟周期、指令周期——2 时钟周期或状态周期： 8086CPU内部的逻辑操作以及与外部存储器和I/O交换数据进行的总线操作全部由CPU的时钟来定时的。CPU的基本定时单位称为时钟周期或者状态周期。假设8086的主频为10MHz，一个时钟周期为100ns。 指令周期：完成一条指令所需要的时间，是由一个或多个总线周期组成。 一个总线周期的四个时钟状态 ① T1状态，发地址信息 ② T2状态，总线的高4位输出状态信息 ③ T3状态，高4位 状态信息，低16位 数据 ④ T3之后，可能插入TW ⑤ 在T4状态，结束。 1、引脚定义的方法 每个引脚只传送一种信息（RD等）； 引脚电平的高低不同的信号 （IO/M等）； CPU工作于不同方式有不同的名称和定义 （WR/LOCK 等）； 分时复用引脚（AD7 ～ AD0 等） ； 引脚的输入和输出分别传送不同的信息 （RQ/GT等）。 2、8086引脚功能 MN/MX状态决定8086工作模式。 数据信号线(DB)与地址信号线(AB)： AD7～AD0：三态，地址/数据复用线。 ALE有效时为地址的低8位。地址信号有效时为输出，传送数据信号时为双向。 A19～A16：三态，输出。高4位地址信号，与状态信号S6-S3分时复用。 A15～A8 ：三态，输出。输出8位地址信号。 2、8086引脚功能（续） WR： 三态，输出。写命令信号； RD： 三态，输出。读命令信号； IO/M：三态，输出。指出当前访问的是存储器还是I/O接口。高：I/O接口，低：内存 DEN：三态，输出。低电平时，表示DB上的数据有效； ALE： 三态，输出。高：AB地址有效； DT/ R：三态，输出。数据传送方向，高：CPU输出， 低：CPU输入。 3、8086引脚功能（续） 4、8086引脚功能 （续） 例]：8086cpu 当WR=1，RD=0，IO/M=1时，表示CPU当前正在进行读存储器操作。 4.3 8086 CPU总线工作时序 4.4 8086工作模式系统配置 (部分) 8086可以满足各种场合的应用，通 常有两种工作模式配置。 (1)最小模式: 在系统中只有一个微处理器8086。 (2)最大模式： 两个或多个微处理器。 （主处理器8086、协处理器：8087数值运算协处理和8089I/O协处理器） 1. 最小模式系统配置 以8086CPU构成的最小模式的 基本硬件配置包括 1片8086 存储器 I／O芯片 1片基本时钟发生器8284 3片地址的锁存器8282(或8283、74LS373) 2片数据缓冲器8286(或8287)。可选 最小工作模式 2. 最大模式下系统基本配置 4.5 最小模式下的读/写总线操作 4.6 最大模式下总线操作 补充： 80386 微处理器的组成与结构 80386 内部结构 6个功能部件 指令预取部件 指令译码部件 执行部件 分段部件 分页部件 总线接口部件 本次课程结束，谢谢欣赏 教师 * 总线分类、总线的主要性能指标、总线周期、时钟周期、指令周期 A0、BHE、INTR、NMI、RESET、 最小模式专用引脚 复位、启动、中断操作、总线操作 8086最小工作模式配置、最小工作模式下总线操作 时钟周期、总线周期、指令周期、 A0、BHE、INTR、NMI、RESET等8086引脚功能 最小模式下读写总线操作 最小模式配置 4.2 8086芯片引脚功能说明（部分） RESET：输入，为高时，CPU执行复位； CPU复位后寄存器的状态 微型计算机的物理结构 CPU 北桥 南桥 RAM Cache AGP CRT BIOS KBD，Mouse 串行/并行接口 HDD/CDROM(IDE) FDD USB PCI ISA 前端总线/CPU总线 接口卡 外设 总线扩展槽 Pentium 系列微处理机