数字电子技术 第5章 第3节 课件.ppt

* 一、寄存器 ①用于寄存一组二值代码，N位寄存器由N个触发器组成，可存放一组N位二值代码 ②只要求其中每个触发器可置1，置0 常用集成寄存器分类： ★ 由多个（边沿触发）D触发器组成的集成寄存器。 如：74LS171(4D)、74LS175(4D)、74LS174（6D)、74LS273（8D)等。 ★ 由带使能端（电位控制式）D触发器构成的锁存型集成寄存器。 如：74LS75（4D)、74LS63(8D)、74LS73（8D)等。 这一类触发器在CP↑作用下，输出接收输入代码，在CP无效时输出保持不变。 高阻 x x 1 Q x 0 0 0 0 1 0 1 1 1 0 Qn+1 D EN1 EN0 ☆ 在清0信号的作用下，触发器清0。 ☆ 在CP↑作用下，输出接收输入代码，在CP无效时输出保持不变。 ↑ 寄存器中触发器状态改变是与CP同步，叫做同步送数方式。 1 1 ↑ 1 1 0 0 ↑ 1 1 1 X X 0 1 0 X X 1 0 Qn+1 [D] CP S R 0 0 0 0 R 3 D3 R 2 D2 R 1 D1 R 0 D0 1 1 CP D3 D2 D1 D0 4 R S 3 R S 2 R S 1 R S D3 D2 D1 D0 ☆ 异步送数： R、S为D触发器异步置0、1控制端 D3~D0为并行数据输入端，Q3~Q0为并行数据输出，叫做并入－并出。 1 1 ↑ 1 1 0 0 ↑ 1 1 1 X X 0 1 0 X X 1 0 Qn+1 [D] CP S R 当接收命令为1时： 设：D3D2D1D0=1010 1 0 1 0 1 1 0 0 0 1 1 在异步置0、1作用下，输出为1010，达到异步送数目的。 0 1 1 1 0 0 移位寄存器是实现移位和寄存数码功能的逻辑部件。 目前常用的集成移位寄存器种类很多，如74164、74165、74166均为八位单向移位寄存器，74195为四位单向移存器，74LS194为四位双向移存器，74198为八位双向移存器。 1、左移移位寄存器 ☆ 由四级D触发器组成四位左移移位寄存器。 ☆ 第一级D触发器接输入信号Vi ，其余触发器输入D接前级输出Q,所有CP连在一起接输入移存脉冲，是同步工作方式。 移存脉冲 CP 3 2 1 4 串入 VI ☆ 特征方程： ★ 移位寄存器移存规律： 在移存脉冲的作用下，输入信息的当前数码存入第一级触发器，第一级触发器的状态存入到第二级触发器，依此类推，高位触发器存入低位触发器状态，实现了输入数码在移存脉冲的作用下向左逐位移存。 假定：寄存器初态为0，VI = 1101串行送入寄存器输入 从波形图看出： 输入信号每经过一级触发器，移动了一个移存周期，但波形形状保持不变。 CP 3 2 1 4 VI 1 1 1 0 在移位寄存器的基础上加左、右移位控制信号使寄存器同时具有左、右移功能。 CP:移存脉冲 A：右移串入 B：左移串入 M:左、右移控制 ☆ 特征方程 ★ 当M=1时： ★ 当M=0时： A→4→3→2→1 4←3←2←1←B 电路执行右移 电路执行左移 1 4 1 3 1 2 1 1 1 CP A M B 利用移位寄存器组成的计数器叫做移存型计数器。 移存型计数器状态转换要符合移位寄存规律。 1、环形计数器 ☆ 首先确定是移存型计数器 特点：将高位输入接低位输出，而且头尾相连。 ☆ 初始状态已确定，最低位置1，其余位置0，用启动脉冲确定初始状态为，Q4Q3Q2Q1=0001 特征方程： 计数顺序： Q4Q3Q2Q1 0 0 0 1 0 0 1 0 0 1 0 0 1 0 0 0 计数特点： 每个状态转换只有一位为1 环形计数器计数M=触发器数。 本例触发器为4，所以叫四分频、M4计数。输入四个脉冲Q4输出一个脉冲。 符合移位寄存规律Q4移到Q1,其余位左移一位。 R 4 S R 3 S R 2 S R 1 S CP 画状态转换图 0001 0010 0100 1000 4级触发器共有16种状态，还有12种状态不能进入主循环。 0000 1111 0011 0110 1100 1001 0101 1010 0111 1110 1011 1101 缺点：死循环太多，有2n-n个状态没用。要修改设计，方法不介绍，要求小规模电路会分析，中规模会应用、会设计。 在计数脉冲CP的作用下，Q4移到Q1,其余位左移一位。 2、扭环形计数器 在移存型计数器的基础上将最高位反码输出接第一级输入。 在