数字电子技术 第5章 第4节 课件.ppt

②同步二进制减法计数器 原理：根据二进制减法运算规则可知：在多位二进制数末位减1，若第i位以下皆为0时，则第i位应翻转。 由此得出规律，若用T触发器构成计数器，则第i位触发器输入端Ti的逻辑式应为： ③同步加减计数器 a.单时钟方式（同步）： 加/减脉冲用同一输入端， 由加/减控制线的高低电平决定加/减 器件实例：74LS191（用T触发器） b.双时钟方式(同步) 器件实例：74LS193（采用T’触发器，即T=1） 3、同步十进制计数器 ①加法计数器 基本原理：在四位二进制计数器基础上修改，当计到1001时，则下一个cp电路状态回到0000。 ②减法计数器 基本原理：对二进制减法计数器进行修改，在0000时减“1”后跳变为1001，然后按二进制减法计数就行了。 ③十进制可逆计数器 基本原理一致，电路只用到0000~1001的十个状态 实例器件 单时钟：74190,168 双时钟：74192 二、异步计数器 1、二进制计数器 ①异步二进制加法计数器 在末位+1时，从低位到高位逐位进位方式工作。 原则：每一位从“1”变“0”时，向高位发出进位，使高位翻转 ②异步二进制减法计数器 在末位-1时，从低位到高位逐位借位方式工作。 原则：每一位从“0”变“1”时，向高位发出进位，使高位翻转 2、异步十进制加法计数器 原理： 在4位二进制异步加法计数器上修改而成， 要跳过 1010 ~ 1111这六个状态 器件实例：二－五－十进制异步计数器74LS290 2、N （芯片） M（要达到的模数） ①若M=N1*N2可分解 先用前面的方法分别接成N1和N2两个计数器。 N1和N2间的连接有两种方式： a.并行进位方式：用同一个CP，低位片的进位输出作为高位片的计数控制信号（如74160的EP和ET） b.串行进位方式：低位片的进位输出作为高位片的CP，两片始终同时处于计数状态 例：用74160接成100进制 例：用两片160接成100进制计数器 ②若M不可分解 采用整体置零和整体置数法： 先用两片接成 M’ M 的计数器 然后再采用置零或置数的方法 例：用74160接成40进制 例：用74160接成40进制 5.4 时序电路的设计方法 5.4.1 同步时序电路的设计方法 设计的一般步骤 一、逻辑抽象，求出状态转换图或状态转换表 1、确定输入/出变量、电路状态数 2、定义输入/出逻辑状态以及每个电路状态的含意，并对电路状态进行编号 3、按设计要求列出状态转换表，或画出状态转换图 二、状态化简 若两个状态在相同的输入下有相同的输出，并转换到同一个次态，则称为等价状态；等价状态可以合并。 三、状态分配（编码） 1、确定触发器数目 2、给每个状态规定一个代码 （通常编码的取法、排列顺序都依照一定的规律） 四、选定触发器类型 求出状态方程，驱动方程，输出方程 五、画出逻辑图 六、检查自启动 例：设计一个串行数据检测器，要求在连续输入三个或三个以上“1”时输出为1，其余情况下输出为0。 一、抽象、画出状态转换图 二、状态化简 用X（1位）表示输入数据 用Y（1位）表示输出（检测结果） 三、状态分配 取n=2，令 的00、01、10为 则， 六、检查电路能否自启动 将状态“11” 代入状态方程和输出方程，分别求X=0/1下的次态和现态下的输出，得到： 计数 1 1 1 1 保持（C=0） 0 X 1 1 X 保持（包括C） 1 0 1 1 X 预置数（同步） X X 0 1 置 0（异步） X X X 0 X 工作状态 并行进位法 串行进位法 计数 1 1 1 1 保持（C=0） 0 X 1 1 X 保持（包括C） 1 0 1 1 X 预置数（同步） X X 0 1 置 0（异步） X X X 0 X 工作状态 整体置零 （异步） 整体置数 （同步） 解： 利用大模分解法，M=M1XM2=16X16=256,先用两片74161组成M256计数器，然后用反馈置数法实现M24计数。 根据题意初始状态即预置数为1。 利用反馈置数法，由于使用同步置数，置数状态计算在主循环之内。所以用24作反馈置数译码信号。 （ 24 ） 10＝2 计数范围00011000 0 0 0 1 10 0 0 1 CP D0 D1 D2 D3 Q3 Q2 Q1 Q0 CTP CTT CO 74161(1) 1 D0 D1 D2 D3 Q3 Q2 Q1 Q0 CTP CTT CO 74161(2) 1 解： 预置数为：0101 置数控制信号